今日正文

(1) ADC的硬件設計

想要保證ADC的性能能夠發揮出來，在做ADC硬件設計的時候，需要注意一些事項。

從頂層看，ADC可以看作三個輸入，一個輸出。三個輸入分別為ADC輸入端的信號，ADC的時鐘信號，ADC的電源輸入。

所以，在設計的時候，需要控制好這三個輸入口輸入信號的質量。

這是硬件設計上的一些考慮項。

不過，在使用ADC之前，最好還是能夠了解一下采樣定理。

(2)采樣定理

理想采樣，就是用沖激函數的周期序列來對輸入模擬信號x(t)進行采樣，得到采樣后的信號，如下圖所示。

看藍色區域的采樣后的頻譜，你會發現，雖然頻譜每隔fs會周期性的復制，但是，采樣后的頻譜，在-fs/2~fs/2范圍內，與原始模擬信號的頻譜一樣。也就是說，采樣得到的數字信號保留著模擬信號的信息。

實際ADC的采樣過程，可以描述為采樣和保持(sampling and holding)，會和理想采樣有一點點差別。

(3)過采樣

如果采樣是過采樣的話，采樣頻率需要滿足fs>=2*fmax，這樣的話，才能保證采樣后的信號不會發生混疊，如下圖所示。

所以，我們在鏈路設計時，需要在ADC前面加一個抗混疊濾波器，保證fs≥2*fmax。

在超外差接收機中，不管有沒有鏡像干擾，都需要加一個鏡像抑制濾波器，ADC前面的抗混疊濾波器也有點這個意思。

不管有沒有帶外信號，都需要加抗混疊濾波器，因為ADC前級鏈路放大后的熱噪聲，也會混疊到帶內，影響ADC的輸出SNR。

(4)欠采樣

采樣，除了過采樣之外，還有一個欠采樣。

過采樣的時候，需要fs>2*fmax。欠采樣，是說fs

那什么是奈奎斯特域呢？

假設采樣率為fs，那么DC~fs/2，稱為第一奈奎斯特域；fs/2~fs，稱為第二奈奎斯特域；fs~1.5fs稱為第三奈奎斯特域，依次類推。

欠采樣時，要求采樣率能滿足兩個要求，即：

其實這兩個條件，聯合起來，就是告訴你說，你的被采樣信號的頻段需要在同一個奈奎斯特域上，不要超過這個域，也不要跨域，并且最好處在一個奈奎斯特域的中間。

這個靠近中間的話，抗混疊濾波器也好做一點，如果偏向一邊，那對濾波器一邊的抑制度，就要求太高了。

審核編輯：劉清