工藝周期時間

晶圓實際被加工的時間可以以天為單位來衡量。但由于在工藝站點的排隊以及由于工藝問題導致的臨時減速，晶圓通常在制造區域停留數周。晶圓等待的時間越長，增加了污染的機會，這會降低晶圓分選良率。向準時制制造的轉變（見后面章節）是提高良率和降低與增加的在線庫存相關的制造成本的一次嘗試。

晶圓分選良率公式

能夠準確理解和預測晶圓分選良率對于一個盈利且可靠的芯片供應商的運營至關重要。多年來，已經開發了許多模型，這些模型將工藝、缺陷密度和芯片尺寸參數與晶圓分選良率聯系起來。

下圖展示了五種良率模型公式。每一種都將不同的參數與晶圓分選良率聯系起來。隨著芯片尺寸的增大，工藝步驟數量的增加，特征尺寸的減小，對更小缺陷尺寸的敏感性增加，更多的背景缺陷變成了致命缺陷。

指數模型

指數關系（下圖所示）或泊松模型是最簡單且最早開發的良率模型之一。它適用于單個工藝步驟，并假設晶圓上的缺陷（D0）隨機分布。對于多步驟分析，使用等于工藝步驟數量的因子（n）（見下圖）。這個模型通常用于包含超過300個裸片和低密度MSI電路的產品。更小的裸片尺寸由西德斯模型預測。

指數、泊松和西德斯模型都展示了裸片面積、缺陷密度和晶圓分選良率之間的主要關系。在這些模型中，e是一個常數，值為2.718。

B.T.墨菲提出了一個使用更復雜缺陷分布的模型。玻色-愛因斯坦模型增加了工藝步驟數量（n），而在負二項式模型中，有一個簇因子。它考慮了傾向于在晶圓表面上“聚集”的缺陷分布，而不僅僅是表現出隨機分布。被SIA在ITRS中采納，簇因子被賦予值為2。

在大多數良率模型中，處理步驟的因子（n）實際上是圖案化步驟的數量。經驗證明，圖案化步驟產生最多的點缺陷，因此直接關系到分選良率。

沒有兩個復雜電路具有可比的設計或工藝。工藝在公司與公司之間不同，基本背景缺陷密度也是如此。這些因素使得開發一個準確的通用良率模型變得困難。大多數芯片公司都開發了自己的模型，這些模型反映了他們的特定制造工藝和產品設計。所有模型都是基于缺陷驅動的。也就是說，它們假設所有的制造工藝都在控制之下，缺陷水平是內置于工藝中的。它們不包括主要的工藝問題，例如污染的工藝氣體罐。

在所有模型中使用的缺陷密度與通過光學檢查晶圓表面確定的缺陷密度不同。在良率模型中顯示的缺陷密度是全面的；它包括污染物和表面以及晶體缺陷。此外，它只預測那些破壞裸片的缺陷：“致命缺陷”。落在芯片非關鍵區域的缺陷不包括在模型中，兩個或更多的缺陷落在同一個敏感區域的情況也不包括。