晶體管T充當存儲電容器C和位線BL之間的開關。

一個電容節點連接到Vdd/2。如果電容器存儲“1”，則電容器之間的電壓為+Vdd/2,如果電容器保存“0”,則電容之間的電壓為-Vdd/2)。存儲在電容器中的電荷等于電容乘以電容器兩端的電壓:

Q = C × Vdd /2

在90nm DRAM工藝中，DRAM存儲單元的電容為30 fF。如果我們假設Vdd=3.3V，那么

Q = 30 f F × 3.3V/2 = 34.5 f C.

你可能還記得，在物理課上，一個電子等于1.6·10^-19C的電荷，因此存儲電容器只存儲了210000個電子!即使晶體管在關斷時，電阻非常高，電容器上的電荷也會在幾～幾百毫秒內通過被關斷的晶體管泄漏出去。因此，DRAM存儲單元應定期刷新，以避免數據丟失。

通過將“1”或“0”電荷放入存儲電容,將數據寫入存儲單元。要將數據寫入單元，我們首先設置位線并拉高字線將電容連接到位線。然后，在字線被拉低和晶體管被關閉之后，存儲電容器保留了存儲的電荷。存儲電容上的電荷會慢慢泄漏，所以如果不進行干預，芯片上的數據很快就會丟失。

要從DRAM單元讀取數據，位線首先預充電到Vdd/2。然后將字線驅動到高電平，以將單元的存儲電容器連接到其位線。這導致晶體管導通，將電荷從存儲單元轉移到連接的位線(如果存儲值為“1”)，或從連接的位線上轉移到存儲單元(如果存儲數值為“0) 。這一過程如圖所示。

在這兩種情況下，存儲在DRAM單元中的信息都會丟失。因此，從DRAM讀取是一種破壞性操作。

根據電荷共享方程(電容分壓器)，讀出時位線上的電壓擺幅(電壓差的大小)為

其中C是存儲電容器的電容,CBL是位線的電容。如果位線的電容是存儲電容的10倍，Vdd=3.3V,則讀取操作時位線上的電壓差僅為150mv!當處理這樣一個微小的電壓擺幅時，正確地檢測位值是一個相當大的挑戰。因此，我們需要一個特殊的電路來感測這個小的電壓擺幅。用于檢測電壓擺幅和讀取數據的專用電路是一個讀出放大器sense amplifier。

放大器有兩個輸入。.一個輸入端連接到位線，另一個輸入端連接到Vdd/2。放大器檢測其輸入端的電壓差，如果位線上的電壓小于Vdd/2，則在數據端輸出0，否則輸出1。