SPI由于接口相對簡單（只需要4根線），用途算是比較廣泛，主要應(yīng)用在 EEPROM，F(xiàn)LASH，實時時鐘，AD轉(zhuǎn)換器，還有數(shù)字信號處理器和數(shù)字信號解碼器之間。即一個SPI的Master通過SPI與一個從設(shè)備，即上述的那些Flash，ADC等，進行通訊。而主從設(shè)備之間通過SPI進行通訊，首先要保證兩者之間時鐘SCLK要一致，互相要商量好了，要匹配，否則，就沒法正常通訊了，即保證時序上的一致才可正常訊。而這里的SPI中的時鐘和相位，指的就是SCLk時鐘的特性，即保證主從設(shè)備兩者的時鐘的特性一致了，以保證兩者可以正常實現(xiàn)SPI通訊。SPI的極性Polarity和相位Phase，最常見的寫法是CPOL和CPHA，不過也有一些其他寫法，簡單總結(jié)如下：(1) CKPOL (Clock Polarity) = CPOL = POL = Polarity = （時鐘）極性(2) CKPHA (Clock Phase) = CPHA = PHA = Phase = （時鐘）相位(3) SCK=SCLK=SPI的時鐘(4) Edge=邊沿，即時鐘電平變化的時刻，即上升沿(rising edge)或者下降沿(falling edge)對于一個時鐘周期內(nèi)，有兩個edge，分別稱為：(1)Leading edge=前一個邊沿=第一個邊沿，對于開始電壓是1，那么就是1變成0的時候，對于開始電壓是0，那么就是0變成1的時候；(2)Trailing edge=后一個邊沿=第二個邊沿，對于開始電壓是1，那么就是0變成1的時候（即在第一次1變成0之后，才可能有后面的0變成1），對于開始電壓是0，那么就是1變成0的時候；

本文采用如下用法：極性=CPOL相位=CPHASCLK=時鐘第一個邊沿和第二個邊沿CPOL和CPHA，分別都可以是0或時1，對應(yīng)的四種組合就是：

下面詳細介紹。CPOL極性先說什么是SCLK時鐘的空閑時刻，其就是當(dāng)SCLK在發(fā)送8個bit比特數(shù)據(jù)之前和之后的狀態(tài)，于此對應(yīng)的，SCLK在發(fā)送數(shù)據(jù)的時候，就是正常的工作的時候，有效active的時刻了。其英文精簡解釋為：Clock Polarity = IDLE state of SCK。SPI的CPOL，表示當(dāng)SCLK空閑idle的時候，其電平的值是低電平0還是高電平1：CPOL=0，時鐘空閑idle時候的電平是低電平，所以當(dāng)SCLK有效的時候，就是高電平，就是所謂的active-high；CPOL=1，時鐘空閑idle時候的電平是高電平，所以當(dāng)SCLK有效的時候，就是低電平，就是所謂的active-low；

從上圖中可以看出，(CPOL=0)的SCK 波形，它有（傳輸）8 個脈沖，而在脈沖傳輸前和完成后都保持在【低電平狀態(tài)】。此時的狀態(tài)就是時鐘的空閑狀態(tài)或無效狀態(tài)，因為此時沒有脈沖，也就不會有數(shù)據(jù)傳輸。同理得出，（CPOL=）1 的圖，時鐘的空閑狀態(tài)或無效狀態(tài)時SCK 是保持【高電平的】。CPHA相位首先說明一點，capture strobe = latch = read = sample，都是表示數(shù)據(jù)采樣，數(shù)據(jù)有效的時刻。相位，對應(yīng)著數(shù)據(jù)采樣是在第幾個邊沿（edge），是第一個邊沿還是第二個邊沿，0對應(yīng)著第一個邊沿，1對應(yīng)著第二個邊沿。

對于：CPHA=0，表示第一個邊沿：對于CPOL=0，idle時候的是低電平，第一個邊沿就是從低變到高，所以是上升沿；對于CPOL=1，idle時候的是高電平，第一個邊沿就是從高變到低，所以是下降沿；CPHA=1，表示第二個邊沿：對于CPOL=0，idle時候的是低電平，第二個邊沿就是從高變到低，所以是下降沿；對于CPOL=1，idle時候的是高電平，第一個邊沿就是從低變到高，所以是上升沿；

我們看上面的圖，發(fā)現(xiàn)數(shù)據(jù) SI 是對應(yīng) SCK 的第一個時鐘沿，再仔細看，數(shù)據(jù)是在SCK的第一個時鐘邊沿保持穩(wěn)定【數(shù)據(jù)被采樣捕獲】，在下一個邊沿改變【SCK 的下降沿數(shù)據(jù)改變】因此我們得出結(jié)論：該系列FLASH 是【數(shù)據(jù)在第一個時鐘沿被采樣捕獲】或【數(shù)據(jù)在SPCK 起始邊沿捕獲，在SPCK 下一個邊沿改變】如何判斷CPOL和CPHA如果起始的SCLK的電平是0，那么CPOL=0，如果是1，那么CPOL=1，然后看數(shù)據(jù)采樣時刻，即時序圖數(shù)據(jù)線上的數(shù)據(jù)那個矩形區(qū)域的中間所對應(yīng)的位置，對應(yīng)到上面SCLK時鐘的位置，對應(yīng)著是第一個邊沿或是第二個邊沿，即CPHA是0或1。（對應(yīng)的是上升沿還是還是下降沿，要根據(jù)對應(yīng)的CPOL的值，才能確定）。（1）如何判斷CPOL：SCLK的空閑時候的電壓，是0還是1，決定了CPOL是0還是1；（2）如何判斷CPHA：而數(shù)據(jù)采樣時刻對應(yīng)著的SCLK的電平，是第一個邊沿還是第二個邊沿，對應(yīng)著CPHA為0還是1。

SCLK的極性，相位，邊沿之間的內(nèi)在邏輯

最后來看一下S3C2440的SPI的CPOL和CPHA，結(jié)合前面講的理論知識，下面的圖就很好理解啦！