失效分析最常觀察到的現象是EOS過電失效，分為過壓失效及過流失效的兩種失效模式。對于以功率器件為代表的EOS過電失效樣品，其失效表征往往表現為芯片的大面積熔融，導致難以進一步判定其失效模式。

本文以常規MOS、IGBT場效應管為例，從芯片內部結構進行分析和明確過壓擊穿容易出現的失效位置及機理解釋。

承壓結構分析根據芯片結構圖示，可見芯片關閉時，承受偏壓的結構主要包括柵氧、PN交界面（橙色箭頭分布區域）。

不同承壓位置分析

元胞區柵氧與PN交界面耐壓分析分析

單個元胞，可見承壓主要由N-區耗盡層承擔。耗盡層的存在，使得電壓被均勻分擔到該面積區域內。

實物芯片均由以上單個元胞（四方形、六角形、長條形等）重復排列組成，因此只要相鄰P區足夠近，耐壓導致的耗盡層就會重疊，最終表現為整個元胞區耗盡層底面近似平面。耗盡層將柵氧、PN交界面包覆在內，承壓主要由耗盡層實現。

元胞區平面結與終端柱形結耐壓分析

芯片最終耐壓考量轉化為元胞耗盡層平面（平面結）與終端耗盡層曲面（柱形結）耐壓能力的對比。

目前業內針對耗盡層耐壓能力的研究，主要借助泊松方程推算，最終得到耐壓與曲率半徑、耗盡層寬度的關系式。由于耗盡層寬度遠高于曲率半徑，因此算得柱形結耐壓強度遠低于平面結。（Fundamentals of Power Semiconductor Devices. B. Jayant Baliga.P107~111）從常理也不難理解，側面P摻雜主要為向下摻雜的副產物，其厚度及濃度均較低，對應感應產生的耗盡層抗壓能力會弱很多。

終端柱形結與球形結耐壓分析

擴展到三維結構，還需考慮P區摻雜兩個柱形結相交球形結。與柱形結同理，球形結位置對應擊穿電壓會更低。并且無論單個元胞形狀如何設計（四方形、六角形、長條型等），只要距離夠近其內部摻雜區耗盡層均會重疊，最終均表現為最外圍球形結及耗盡層耐壓最差。

終端區場限環分析

針對此問題，業內普遍選用場限環+場板的工藝結構，進一步延伸終端耗盡層的分布區域，從而達到盡可能擴大承壓面積的目的。因此場限環的寬度、間距、數量成為決定器件耐壓的主要影響因素，也是各家產品設計重點關注方向。

總結

綜合以上分別對元胞區柵氧、PN交界面，耗盡區平面結、柱形結、球形結，終端區場限環的結構、位置原理分析，可以明確芯片耐壓最脆弱位置往往表現在源區邊緣，特別是轉角位置。失效現象表現為較小面積的燒蝕黑點。

廣電計量服務能力

廣電計量在功率晶體管領域積累了豐富的失效機理及對應失效表現分析經驗，包括但不限于：封裝失效類別及表現、電壓擊穿機理及表現、電流燒蝕機理及表現、柵氧缺陷機理及表現、動態/靜態閂鎖機理及表現、雪崩擊穿機理及表現、二次擊穿機理及表現、輻照失效機理及表現，協助客戶從半導體基礎原理深入分析其失效機理。