在之前的推文里面也給大家介紹了JPEGLS算法的一些內(nèi)容，可以點擊下方鏈接查看JPEGLS算法簡介

現(xiàn)在來看一下GitHub上面一個開源的JPEG LS算法的Verilog實現(xiàn)

開源地址：https://github.com/WangXuan95/FPGA-JPEG-LS-encoder

項目介紹

基于 FPGA 的流式的 JPEG-LS 圖像壓縮器，特點是：

純 Verilog 設(shè)計，可在各種FPGA型號上部署

用于壓縮 8bit 的灰度圖像。

可選無損模式，即 NEAR=0 。

可選有損模式，NEAR=1~7 可調(diào)。

圖像寬度取值范圍為 [5,16384]，高度取值范圍為 [1,16384]。

極簡流式輸入輸出。

使用方法

RTL 目錄中的 jls_encoder.v 是用戶可以調(diào)用的 JPEG-LS 壓縮模塊，它輸入圖像原始像素，輸出 JPEG-LS 壓縮流。

模塊參數(shù)

jls_encoder 只有一個參數(shù)：決定了 NEAR 值，取值為 3'd0 時，工作在無損模式；取值為 3'd1~3'd7 時，工作在有損模式。

parameter[2:0]NEAR

流程

資源消耗