在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCI-E TLP學習筆記(3)

FPGA技術江湖 ? 來源:FPGA技術江湖 ? 2024-11-06 09:19 ? 次閱讀

大俠好,歡迎來到FPGA技術江湖,江湖偌大,相見即是緣分。大俠可以關注FPGA技術江湖,在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源,或者一起煮酒言歡。

今天給大俠帶來PCI-Express transaction Layer specification(處理層協議),本次PCIE TLP 學習經驗分享分為三篇,今天帶來第三篇,也就是最后一篇,請求和應答處理機制(Request Handling Rules、Completion Handling)、virtual channel(vc)Mechanism虛擬通道機制(TC/VC映射、Flow Control)、Data Integrity數據完整性等內容,話不多說,上貨。

四、 請求和應答處理機制

處理機制就是對接收到的經Data Link Layer進行數據完整性驗證的Tlp進行處理。無效的包將被拋棄,保留字(reserved)將被忽略。以下是處理流程:

d35931aa-9098-11ef-a511-92fbcf53809c.png

對所有的包分request handling和completion handling,按不同的規范處理。

1. Request Handling Rules

d36f45bc-9098-11ef-a511-92fbcf53809c.png

如果請求是一個不支持的請求包,并且需要響應,則Completion Status=UR,即不支持的請求。如果請求包是一個Message 包則按Message包處理規則處理,否則對這個request進行處理。如果請求違反器件編程定義則給出ca響應,即響應器件放棄該請求,否則做出正確應答。

2.Completion Handling

如果接收到一個completion包的Transaction ID和requester的Transaction ID不一致則這個應答包是非預期包。合法的應答包將按Compl.Status域處理并提取有效數據負荷。

五、virtual channel(vc)Mechanism虛擬通道機制

虛擬信道(virtual channel)在總線中提供用TC域來區分的虛擬信息通路,即某一傳輸通路,有不同的流程控制機制(Flow Control)。當某流程控制出現擁塞時,其他通路依然暢通。VC有自己的獨立流控制,是實現Qos的秘訣。VC通道是解決擁塞的基礎。

d389b1ea-9098-11ef-a511-92fbcf53809c.png

在Switch內部,VC通道機制如下:

d3a6ffa2-9098-11ef-a511-92fbcf53809c.png

1. TC/VC映射

每個TLP包并不包含具體的VC信息,VC是由TC映射得到的。每個器件的TC/VC映射是不同的,TC0/VC0是固定的。具體TC、VC映射如下:

一個或多個TC映射到一個VC,同一個TC不能映射到不同的VC上,連接雙方的映射機制一致。除了TC0外,其他的可以軟件設置。鏈路兩端的映射方案要一致,如圖是一種映射方案。

d3bb3198-9098-11ef-a511-92fbcf53809c.png

d3d06342-9098-11ef-a511-92fbcf53809c.jpg

具體的虛擬通道是由VC ID決定和識別的。

2. Flow Control

每個虛擬通道有獨立的流程控制的緩沖空間。在收發雙方,流程控制信息是用數據鏈路包(DLLP)打包發送的,其中的“VC ID“就是用來載送虛擬通道的識別。總的來說,流程控制是由數據交易層(Transaction Layer)搭配了數據鏈路層(Data Link Layer)來處理的,只是,處理層通常是針對接收到的TLP打包,生成TC,再由TC映射到VC。流程控制信息是FCP(Flow Control Package),即DLLP打包的一種。流程控制的信用單位是Credit,也就是接收器的緩沖空間是4DW。信用單位:就是接收端緩沖空間大小的基本單位。

流程控制能分辨三種包:posted requests(p)、non-posted requests(Np)、completions(cpl)。還可以分辨三種包的包頭Header和數據Data,可以這樣說,每個虛擬通道(VC)對應的特定流程控制包含6種不同的流程控制信息:

1、PH=posted Request Header;

2、PD=posted request Data Payload;

3、NPH=non-posted request Header;

4、NPD=non-posted request Data Payload;

5、CPLH=completion Header;

6、CPLD=completion Data Payload。

各種包對應的流程控制如下表:

d3e7d4dc-9098-11ef-a511-92fbcf53809c.jpg

六、Data Integrity數據完整性

主要的數據完整性保證之一是Data Link Layer中的crc(lcrc)。為了確保數據端對端的可靠性在Transaction層的TLp Digest域還選擇性的做一ECRC校驗,ECRC的初值是FFFF FFFF,算法實現如下:

d41f0542-9098-11ef-a511-92fbcf53809c.jpg

Transaction Layer specifications只是pcie總線規范的一層規范,主要處理數據包的傳送管理,此外還有Data Link Layer規范和physical Layer規范。

此次分享到此結束,后面有時間還會給各位大俠分享關于PCIE的相關其他內容,愿大俠持續關注,一切安好,告辭。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21801

    瀏覽量

    606355
  • 總線
    +關注

    關注

    10

    文章

    2904

    瀏覽量

    88442
  • TLP
    TLP
    +關注

    關注

    0

    文章

    32

    瀏覽量

    15683
  • 數據完整性
    +關注

    關注

    0

    文章

    14

    瀏覽量

    5118

原文標題:PCI-E TLP(處理層協議)學習經驗分享 III

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    PCI-E 的PADS封轉

    PCI-E封裝
    發表于 03-30 11:30

    在FPGA上設計PCI-e Gen2.0和PCI-e Gen3.0有什么不同

    請教各位大大,在FPGA上進行設計PCI-e的接口通信,2代和3代的設計有什么不同嗎?如果學習了2代改到開發3代是在原工程上做小改變還是要推倒重做?
    發表于 03-03 09:55

    pci-e布線規范

    pci-e布線規范
    發表于 07-14 14:49

    解決臺式機PCI-E 1X不夠難題 :樂擴PCI-E 1X轉2口PCI-E 1X擴展卡

    。用戶可以通過PCIE 1x擴展出兩個PCIE X1插槽,PCI-E 1x適配器主卡可以插入到主機的任何PCI-E插槽:1X、4X,8X或16X,擴展出的PCIE X1插槽可以接一些其他設備。3.在信號
    發表于 10-19 16:25

    PCI PCI-X PCI-E介紹 精選資料分享

    PCI PCI-X PCI-E介紹1.PCI外設互聯標準(或稱個人電腦接口,Personal Computer Interface),實際應用中簡稱
    發表于 07-29 06:40

    什么是PCI PCI-X PCI-E

    什么是PCI PCI-X PCI-E
    發表于 10-25 07:37

    PCI-E接口定義 引腳定義圖 PCI-E針腳定義圖

    說明:PCI-E
    發表于 04-27 18:09 ?7.9w次閱讀
    <b class='flag-5'>PCI-E</b>接口定義 引腳定義圖 <b class='flag-5'>PCI-E</b>針腳定義圖

    南橋PCI-E通道數

    南橋PCI-E通道數              南橋PCI-E通道數是指芯片組中
    發表于 12-26 16:10 ?596次閱讀

    PCI-e總線FPGA開發板資料說明

    自從2004年pci-e1.0a規范之后,主板上就開始有了最新的串行高速PCI-E總線,相比原來的PCIV2.3,PCI-E總線有很大的優勢,首先,PCI-E降低了芯片連接的管腳數量,
    發表于 04-14 00:56 ?171次下載

    淺談顯卡PCI/AGP/PCI-E接口的區別

    PCI-E 1.0標準提供了2.5GT/s(Giga Transmissionper second ,千兆傳輸/秒,即每一秒內傳輸的次數,不同于Gbps)的傳輸速度,常用的PCI-E X16提供16
    發表于 11-03 16:13 ?7819次閱讀

    Intel的核顯真的占用了CPU的4根PCI-E通道嗎

    在討論到CPU的PCI-E通道問題時,我發現很多人都以為Intel的核顯占用了CPU的4根PCI-E通道,包括很多可以找到的“科普貼”中都寫了核顯會占用4條PCI-E通道。其實這是一種常見的誤區,從
    發表于 11-23 10:20 ?5536次閱讀
    Intel的核顯真的占用了CPU的4根<b class='flag-5'>PCI-E</b>通道嗎

    連欣PCI模塊連接器PCI-E 52PIN原理圖

    連欣PCI模塊連接器PCI-E 52PIN原理圖
    發表于 07-08 09:20 ?50次下載

    pci-e插槽的規格有哪些 各個版本的pci-e的規范區別

    PCI-E的接口根據總線位寬不同而有所差異,包括X1、X4、X8以及X16,而X2模式將用于內部接口而非插槽模式。PCI-E規格從1條 通道連接到32條通道連接,有非常強的伸縮性,以滿足不同系統設備對數據傳輸帶寬不同的需求。
    發表于 08-05 10:16 ?9745次閱讀
    <b class='flag-5'>pci-e</b>插槽的規格有哪些 各個版本的<b class='flag-5'>pci-e</b>的規范區別

    PCI-E TLP學習筆記(1)

    今天給大俠帶來PCI-Express transaction Layer specification(處理層協議),本次PCIE TLP 學習經驗分享分為三篇,今天帶來第一篇TLP概況
    的頭像 發表于 11-06 09:14 ?1141次閱讀
    <b class='flag-5'>PCI-E</b> <b class='flag-5'>TLP</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(1)

    PCI-E TLP學習筆記(2)

    今天給大俠帶來PCI-Express transaction Layer specification(處理層協議),本次PCIE TLP 學習經驗分享分為三篇,今天帶來第二篇,i/o,memory
    的頭像 發表于 11-06 09:16 ?447次閱讀
    <b class='flag-5'>PCI-E</b> <b class='flag-5'>TLP</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(2)
    主站蜘蛛池模板: 免费视频在线观看1 | xx视频在线 | 国产汉服被啪福利在线观看 | 亚洲一级影院 | 亚洲欧美在线视频免费 | 国产午夜精品理论片久久影视 | 婷婷国产| 男女爱爱视频免费 | 欧美性色综合网 | 国产拍拍 | 一级毛片一级毛片一级毛片aa | 久久这里只有精品任你色 | 性在线视频 | 国产欧美色图 | 天堂国产 | 最新版天堂资源中文官网 | 理论片亚洲 | 国产黄色在线 | 国产自在自线午夜精品视频在 | 四虎影永久在线观看精品 | 色综合狠狠操 | 亚洲欧美精品一区二区 | 中文字幕一区二区三区精彩视频 | 欧美成人精品福利网站 | 亚洲 欧美 精品专区 极品 | 日本骚视频| 日日爽视频 | 起碰成人免费公开网视频 | 国产成人高清 | 夜夜春宵翁熄性放纵古代 | 白丝丝袜高跟国产在线视频 | 欧美中出在线 | 高清国产亚洲va精品 | 四虎永久免费地址 | 99色吧| 日本免费一区视频 | 亚洲jizzjizz在线播放久 | 日本三级欧美三级香港黄 | 色多多a | 九色中文 | 久久青草国产免费观看 |