“基于 RP2350 的最小設計，有兩種封裝：RP2350A 采用 QFN-60 封裝，RP2350B 采用 QFN-80 封裝。”

圖1. RP2350A 最小系統設計

第 1 章 簡介 1.1 最小系統設計 最初的最小系統旨在提供一個簡單的參考設計，使用運行 RP2040 所需的最少外部器件，同時仍使所有 IO 暴露并可訪問。它主要由電源（5V 轉 3.3V 線性穩壓器）、晶體振蕩器、閃存和 IO 連接（Micro USB 接口和 GPIO 接頭）組成。新的 RP235x 系列最小系統 PCB 基本相同，但由于是新硬件，需要進行一些更改。除此之外，盡管與設計的極簡性質有些背道而馳，我還添加了幾個用于啟動和運行的按鈕，以及一個單獨的 SWD 接頭，這意味著這次的調試體驗將徹底不會那么令人沮喪。嚴格來說，設計并不需要這些按鈕，信號仍然可以通過針座獲得，如果你特別注重成本或空間，或者有受虐傾向，也可以省略這些按鈕。

1.2. RP2040 與 RP235x 系列對比

最明顯的變化是封裝。RP2040 采用 7x7mm QFN-56 封裝，而 RP235x 系列目前有四種不同的型號。有兩個器件采用相同的 QFN-60 封裝：RP2350A 不帶內部 Flash，而 RP2354A 自帶。同樣，QFN-80 也有兩種封裝：帶 Flash 的 RP2354B 和不帶 Flash 的 RP2350B。 QFN-60 器件和最初的 RP2040 有著共同的傳承，共有 30 個 GPIO，其中四個具有 ADC 功能，尺寸為 7x7mm。盡管如此，RP2350A 并不能直接替代 RP2040，因為兩者的引腳數量不同。 相比之下，QFN-80 芯片現在有 48 個 GPIO，其中 8 個具有 ADC 功能。因此，我們現在有兩個最小系統板：一個用于 60 引腳器件，另一個用于 80 引腳器件。這些最小系統板主要是為不帶內部閃存的器件（RP2350）設計的，但這些設計也可以輕松用于自帶內部閃存的器件（RP2354），只需省略板載閃存，或者將其用作輔助閃存（稍后詳述）。QFN-80 板有更長的針座來容納額外的 GPIO，因此電路板更大之外，除此之外兩塊電路板幾乎沒有什么區別。

除封裝外，RP235x 系列和 RP2040 在電路板上的最大區別在于電源。RP235x 系列采用了一些新的電源引腳和不同的內部穩壓器。RP2040 的 100mA 線性穩壓器已被 200mA 開關穩壓器所取代，因此需要一些非常特殊的電路，而且在布局上也要小心謹慎。強烈建議您嚴格按照我們的布局和元件選擇進行設計；我們已經經歷了多次反復設計的痛苦，希望您不必如此。

圖2：2350B 最小系統設計板

1.3. 設計

最小系統設計的目的是使用 RP235x 系列創建一對簡單的電路板，這些電路板應廉價且易于制造，而無需使用不必要的特殊 PCB 工藝。因此，最小系統采用兩層設計，使用的元件很常見，并且全部安裝在電路板的頂面。雖然使用大型、易于手工焊接的元件是件好事，但由于 QFN 芯片的間距較小（0.4 毫米），如果要使用所有 GPIO，就不可避免地要使用一些 0402（1005 公制）無源元件。雖然使用合適的烙鐵手工焊接 0402 元件并不難，但如果沒有專業設備，幾乎不可能焊接 QFN。

在接下來的幾節中，我將嘗試解釋輔助電路的用途，并希望解釋我們是如何做出選擇的。由于我實際上將討論兩種不同的設計，每種封裝尺寸各一個，因此我盡量做到簡單明了。在可能的情況下，兩塊電路板上的所有元件參考信息都是相同的，因此，如果我提到 U1、R1 等，那么它們對兩塊電路板都同樣適用。一個明顯的例外是，當元件只出現在其中一塊電路板上時（在所有情況下，這都將出現在較大的 80 引腳版本上），那么相關元件將只出現在 QFN-80 設計中；例如，R13 只出現在這塊電路板上。

第 2 章電源

這次 RP235x 系列和 RP2040 的電源略有不同，盡管使用最簡單的配置，仍然需要 3.3V 和 1.1V 兩種電源。由于 RP235x 系列的性能更高，同時功耗也更大，因此 RP2040 上的線性穩壓器升級為開關穩壓器，這樣我們就能在更大電流下實現更高的能效（最高可達 200mA，而以前只有 100mA）。

2.1新的片上穩壓器

圖3. 內部穩壓電路

RP2040 的線性穩壓器有兩個引腳，3.3V 輸入和 1.1V 輸出，為芯片上的 DVDD 供電。這次，RP235x 系列的穩壓器有五個引腳，需要一些外部元件才能工作。雖然這在實用性方面似乎有些落后，但開關穩壓器的優點是在更高負載電流時更省電。 顧名思義，穩壓器可快速開關連接 3.3V 輸入電壓（VREG_VIN）和 VREG_LX 引腳的內部晶體管，在電感器（L1）和輸出電容器（C7）的幫助下，產生從輸入電壓降壓后的直流輸出電壓。VREG_FB 引腳監控輸出電壓，并調整開關周期的開/關比例，以確保維持所需的電壓。由于從 VREG_VIN 到 VREG_LX 的開關電流較大，因此需要在輸入端附近安裝一個大電容 (C6)，這樣就不會對 3.3V 電源造成太大影響。說到這些大開關電流，穩壓器還帶有自己的接地返回連接，即 VREG_PGND。與 VREG_VIN 和 VREG_LX 類似，該連接的布局也至關重要，雖然 VREG_PGND 必須連接到主接地端，但必須確保所有大開關電流都直接返回 PGND 引腳，而不會過多干擾其他接地端。

最后一個引腳是 VREG_AVDD，它為穩壓器內部的模擬電路供電，對噪聲非常敏感。

圖4. 穩壓電路的 PCB Layout 最小系統電路板上穩壓器的布局與 Raspberry Pi Pico 2 的布局非常相似。我們在設計該電路時花費了大量心血，需要對 PCB 進行多次迭代，以盡可能使其達到最佳效果。雖然您可以以各種不同的方式放置這些元件，并使穩壓器 “工作”（即產生大致合適的輸出電壓，足以讓它運行代碼），但我們發現，我們的穩壓器需要以完全正確的方式處理，才能讓它保持 “快樂”，我所說的 “快樂” 是指在一系列負載電流條件下產生正確的輸出電壓。 在進行這方面的實驗時，我們有些失望地發現，物理世界的不便之處總是不容忽視。作為工程師，我們在很大程度上正是這樣做的：簡化元件，忽略（通常）無關緊要的物理特性，而專注于我們感興趣的特性。例如，一個簡單的電阻不僅有阻值，還有電感等。在我們的案例中，我們發現電感有磁場，而且重要的是，磁場的輻射方向取決于線圈的纏繞方式和電流的流動方向。我們還發現，“完全” 屏蔽的電感器并不像你想象的那樣。磁場在很大程度上會被衰減，但仍會有一些磁場漏出。我們發現，如果電感器的 “方向正確”，穩壓器的性能就會大幅提高。 原來，“方向錯誤” 的電感發出的磁場會干擾穩壓器輸出電容器 (C7)，進而擾亂 RP2350 內部的控制電路。如果電感器的方向正確，并采用精確的布局和元件選擇，那么這個問題就不會出現。毫無疑問，還有其他布局、元件等可以與任何方向的電感配合使用，但它們很可能會占用更多的 PCB 空間。我們提供這種推薦布局，是為了節省人們在開發和改進這種結構緊湊、性能良好的解決方案時所花費的大量工程時間。更重要的是，我們甚至可以說，如果您選擇不使用我們的示例，那么風險將由您自己承擔。就像我們在使用 RP2040 和晶體電路時一樣，我們堅持（強烈建議）使用特定的部件（我們將在本文檔的晶體部分再次這樣做）。

這些小電感的方向幾乎被忽視，線圈繞組的方向無法推斷，而且沿著元件軸隨機分布。較大尺寸的電感器外殼上通常會有極性標記，但在我們選擇的 0806（2016 公制）外殼尺寸中卻找不到合適的極性標記。為此，我們與 Abracon 合作生產了一種 3.3μH 元件，上面有一個圓點用于指示極性，重要的是，這種元件裝在一個卷軸上，所有零件都以相同的方式對齊。分銷商已經（或即將）向公眾提供這些待定產品。如前所述，VREG_AVDD 電源對噪聲非常敏感，因此需要進行過濾。我們發現，由于 VREG_AVDD 的電流僅約為 200μA，因此一個 33Ω 和 4.7μF 的 RC 濾波器就足以濾除噪聲。

因此，概括地說，使用的元件將是

C6、C7 和 C9 - 4.7μF （公制 0402、1005）

L1 - Abracon TBD（0806，2016 公制）

R3 - 33Ω（0402，1005 公制）

RP2350 數據手冊對穩壓器布局建議有更詳細的討論，請參閱外部元件和 PCB 布局要求。

2.2電源輸入

圖5.電源輸入

本設計的輸入電源連接通過Micro USB 連接器（圖 5 中標注為 J1）的 5V VBUS 引腳。

這是一種常見的電子設備供電方法，在這里也很合理，因為 RP2350 具有 USB 功能，我們將把它連接到該連接器的數據引腳上。由于本設計只需要 3.3V（1.1V 電源來自內部），因此我們需要降低 5V USB 電源的輸入電壓，在這種情況下，需要使用另一個外部穩壓器，即線性穩壓器（又稱低壓差穩壓器或 LDO）。之前我曾大肆宣揚過使用高效開關穩壓器的好處，因此在這里使用開關穩壓器也不失為一種明智的選擇，但我還是選擇了簡單的方式。首先，使用 LDO 幾乎總是更簡單。不需要計算應該使用多大的電感或多大的輸出電容，布局通常也更簡單明了。其次，節省每一度電并不是目的；如果是目的，我會認真考慮使用開關穩壓器，你可以在 Raspberry Pi Pico 2 上找到這樣做的例子。第三，我們可以借用之前在 RP2040 版本的最小系統電路板上使用的電路。這里選用的 NCP1117（U2）具有 3.3V 的固定輸出電壓，可廣泛使用，并能提供高達 1A 的電流，足以滿足大多數設計的需要。查看 NCP1117 的數據表可知，該器件的輸入端和輸出端分別需要一個 10μF 的電容（C1 和 C5）。

2.2.1 去耦電容

圖6. RP2350 電源輸入、穩壓器及去耦電容

電源設計的另一個方面是 RP2350 所需的去耦電容。這些電容有兩個基本功能。首先，它們能濾除電源噪聲；其次，它們能提供本地電荷，供 RP2350 內部的電路在短時間內使用。這可以防止電流需求突然增加時，附近的電壓下降過多。因此，在電源引腳附近放置去耦元件非常重要。通常，我們建議每個電源引腳使用 100nF 的電容，但在某些情況下，我們會偏離這一規則。

圖7. RP2350布線及去耦 首先，為了給所有芯片引腳留出足夠的空間，以便將信號引出器件，我們必須在去耦電容的數量上作出讓步。在本設計中，RP2350A 的引腳 53 和 54（RP2350B 的引腳 68 和 69）共用一個電容器（圖 7 和圖 6 中的 C12），因為器件的這一側沒有太多空間，穩壓器的元件和布局優先。 如果我們采用更復雜/更昂貴的技術，如更小的元件，或在上下兩面都安裝元件的四層印刷電路板，就能在一定程度上克服空間不足的問題。這是一種設計權衡；我們降低了復雜性和成本，但代價是去耦電容減少，電容與芯片的距離比最佳距離稍遠（這會增加電感）。這可能會限制設計的最高運行速度，因為電壓電源可能會因噪聲過大而降到允許的最低電壓以下；但對于大多數應用而言，這種權衡應該是可以接受的。

另一個偏離 100nF 規則的原因是，我們可以進一步提高穩壓器的性能；我們建議 C10 使用 4.7μF 的電感，它位于穩壓器芯片的另一側。

第 3 章 閃存（Flash Memory）

3.1主閃存

圖8. 主閃存及 USB_BOOT 電路 為了存儲 RP2350 可以啟動和運行的程序代碼，我們需要使用閃存，特別是四線 SPI 閃存。這里選用的是 W25Q128JVS （圖8 中的 U3），一個 128Mbit 芯片（16MB）。這是 RP2350 能夠支持的最大存儲器容量。如果您的特定應用不需要這么大的存儲容量，那么可以使用更小、更便宜的存儲器。 由于這種數據總線的頻率很高，而且經常使用，RP2350 的 QSPI 引腳應直接連接到閃存，使用短連接以保持信號完整性，并減少周圍電路中的串擾。串擾是指一個電路網絡上的信號會在相鄰走線上引起不必要的電壓，從而可能導致錯誤的發生。 QSPI_SS 信號是一個特例。它直接與閃存相連，但也有兩個電阻（四個，稍后再談）與之相連。第一個電阻（R1）是 3.3V 電源的上拉電阻。閃存要求在設備上電時，芯片選擇輸入與自身的 3.3V 電源引腳電壓相同，否則就無法正常工作。RP2350 上電時，其 QSPI_SS 引腳會自動默認為上拉狀態，但在接通電源的短時間內，QSPI_SS 引腳的狀態無法得到保證。增加一個上拉電阻可確保始終滿足這一要求。R1 在原理圖上標注為 DNF（不要安裝），因為我們發現使用這種特定的閃存設備時，外部上拉是不必要的。但是，如果使用不同的閃存，在這里插入一個 10kΩ 電阻器可能會變得很重要，因此，為了以防萬一，我們將其包括在內。 第二個電阻(R6) 是一個 1kΩ 電阻，連接到標有 “USB_BOOT” 的按鈕 (SW1)。這是因為 QSPI_SS 引腳被用作 “boot strap”；RP2350 會在啟動序列中檢查該 I/O 的值，如果發現它是邏輯 0，RP2350 就會恢復到 BOOTSEL 模式，此時 RP2350 會顯示為 USB 大容量存儲設備，代碼可以直接復制到它上面。如果我們只是按下按鈕，將 QSPI_SS 引腳拉至地，然后重置設備（例如通過撥動 RUN 引腳），RP2350 將在 BOOTSEL 模式下重新啟動，而不會嘗試運行閃存中的內容。這些電阻 R1 和 R6（也包括 R9 和 R10）應放置在靠近閃存芯片的位置，以避免額外的走線長度影響信號。

以上所述特別適用于沒有內部閃存的 RP2350。當然，RP2354 器件內部有 2MB 閃存，因此不需要外部 U3 存儲器，所以 U3 可以安全地從原理圖中移除，或者干脆不裝。在這兩種情況下，我們仍然需要將 USB_BOOT 開關連接到 QSPI_SS，這樣我們仍然可以進入 USB 啟動模式。

3.2輔助閃存或 PSRAM

RP235x 系列現在支持使用相同 QSPI 引腳的第二個存儲設備，GPIO 提供額外的芯片選擇。因此，如果我們使用的是 RP2354（具有內部閃存），那么我們可以使用 U3 作為輔助閃存，甚至可以用 PSRAM 設備替換它。為了做到這一點，我們需要斷開 QSPI_SS 與 U3 的連接，而是將其連接到合適的 GPIO。最近的能夠作為芯片選擇的 GPIO（XIP_CS1n）是 GPIO0，因此通過從 R10 中移除 0Ω 并將其安裝到 R9，我們現在可以訪問 U3 以及片上閃存。為了充分利用此功能，我們有兩個外部存儲設備，以便無閃存的 RP2350 部件可以受益，兩個最小系統板中較大的一個（用于 RP2350B）包括一個可選封裝（U4）用于額外的存儲芯片。

圖9. 輔助閃存器件 要使用該器件，顯然必須安裝 R11（0Ω）和 R13（10KΩ）。添加 R11 后，GPIO0（XIP_CS1n 信號）與第二個存儲器的片選相連。這次芯片選擇引腳肯定需要上拉，因為 GPIO0 的默認狀態是在上電時被拉低，這會導致我們的閃存設備失效。還需要使用 C22 為 U4 提供本地電源去耦。

3.3支持的閃存芯片

引導程序從閃存中提取第二階段時使用的初始閃存探測序列是一個具有 24 位尋址的 03h 串行讀取命令和一個大約 1MHz 的串行時鐘。它在時鐘極性和時鐘相位的四種組合中反復循環，尋找有效的第二級 CRC32 校驗和。 由于第二級可以使用相同的 03h 串行讀取命令自由配置就地執行，因此 RP2350 可以使用任何支持 24 位尋址的 03h 串行讀取的芯片（包括大多數 25 系列閃存設備）執行緩存閃存就地執行。SDK 提供了 CPOL=0 CPHA=0 的第二階段示例，網址是： https://github.com/raspberrypi/pico-sdk/blob/develop/src/rp2350/boot_stage2/boot2_generic_03h.S 要支持使用 bootrom 中的例程對閃存編程，設備還必須響應以下命令：

02h 256 字節頁面編程

05h 狀態寄存器讀取

06h 設置寫使能鎖存器

20h 4kB 扇區擦除

RP2350 還支持多種雙 SPI 和 QSPI 訪問模式。例如， https://github.com/raspberrypi/pico-sdk/blob/develop/src/rp2350/boot_stage2/boot2_w25q080.S 將 Winbond W25Q 系列設備配置為四線 IO 連續讀取模式，其中 RP2350 發送四線 IO 地址（不帶命令前綴），閃存則以四線 IO 數據響應。

對于閃存 XIP 模式，需要謹慎處理，因為閃存設備會停止響應標準串行命令，例如上述 Winbond 連續讀取模式。當 RP2350 重置但閃存設備未通電循環時，這可能會導致問題，因為閃存將不會響應 bootrom 的閃存探測序列。在發出 03h 串行讀取之前，bootrom 始終會發出以下固定序列，這是用于

在一系列閃存設備上停止 XIP 的最佳序列：

? CSn=1，IO[3:0]=4’b0000（通過下拉以避免競爭），×32 個時鐘 ? CSn=0，IO[3:0]=4’b1111（通過上拉以避免競爭），×32 個時鐘 ? CSn=1 ? CSn=0，MOSI=1’b1（驅動為低 Z，所有其他 I/O 為高 Z），發出 ×16 個時鐘

如果您選擇的設備在連續讀取模式下不響應此序列，則必須將其保持在每次傳輸都以串行命令為前綴的狀態，否則 RP2350 將無法在內部重置后恢復。有關 QSPI 的更多詳細信息，請參閱 RP2350 數據表中的 QSPI 內存接口 (QMI)。

第 4 章 晶振

圖10.晶振及負載電容 嚴格來說，RP2350 實際上不需要外部時鐘源，因為它有自己的內部振蕩器。但是，由于此內部振蕩器的頻率定義或控制不明確，因芯片而異，并且電源電壓和溫度也不同，因此建議使用穩定的外部頻率源。如果沒有外部頻率源，依賴精確頻率的應用就無法實現，USB 就是一個典型的例子。 提供外部頻率源可以通過兩種方式完成：要么通過向 XIN 引腳提供具有 CMOS 輸出（IOVDD 電壓的方波）的時鐘源，要么使用連接在 XIN 和 XOUT 之間的 12MHz 晶振。使用晶體是這里的首選，因為它們都相對便宜且非常準確。 本設計選擇的晶振是 ABM8-272-T3（圖 10 中的 Y1），與 Raspberry Pi Pico 和 Raspberry Pi Pico 2 上使用的相同的 12MHz 晶振。我們強烈建議將此晶振與配套電路一起使用，以確保時鐘在任何條件下都能快速啟動，而不會損壞晶振本身。晶振的頻率公差為 30ppm，對于大多數應用來說應該足夠好了。除了 +/-30ppm 的頻率公差外，它的最大 ESR 為 50Ω，負載電容為 10pF，這兩者都對配套元件的選擇有影響。 為了使晶振以所需的頻率振蕩，制造商指定了它所需的負載電容，在本例中為 10pF。該負載電容是通過將兩個等值的電容器放置在晶振的兩側接地（C3 和 C4）來實現的。從晶振的角度來看，這些電容器在其兩個端子之間串聯連接。基本電路理論告訴我們，它們結合起來產生的電容為 (C3*C4)/(C3+C4)。由于 C3=C4，所以它就是 C3/2。在這個例子中，我們使用了 15pF 電容器，因此串聯組合為 7.5pF。除了這個有意的負載電容外，我們還必須添加一個值，用于表示我們從 PCB 走線和 RP2350 的 XIN 和 XOUT 引腳獲得的無意的額外電容或寄生電容。我們假設它的值為 3pF，由于這個電容與 C3 和 C4 并聯，我們只需將其相加即可得到總負載電容10.5pF，這足夠接近 10pF 的目標。如您所見，PCB 走線的寄生電容是一個因素，因此我們需要將它們保持在較小水平，這樣我們就不會擾亂晶振并阻止它按預期振蕩。盡量保持布局盡可能短。

第二個考慮因素是晶振的最大 ESR（等效串聯電阻）。我們選擇了最大電阻為 50Ω 的器件，因為我們發現，當使用 3.3V 的 IOVDD 電平時，這個值與 1kΩ 串聯電阻 (R2) 一起，可以防止晶振過度驅動和損壞。但是，如果 IOVDD 小于 3.3V，則 XIN/XOUT 引腳的驅動電流會降低，您會發現晶振的振幅較低，甚至可能根本不振蕩。在這種情況下，需要使用較小的串聯電阻值。任何偏離此處顯示的晶振電路或使用 3.3V 以外的 IOVDD 電平的情況都需要進行大量測試，以確保晶振在所有條件下振蕩，并足夠快地啟動，以免給您的應用程序造成問題。

4.1推薦的晶振

對于使用 RP2350 的原始設計，我們建議使用 Abracon ABM8-272-T3。 為了在典型工作溫度范圍內獲得最佳性能和穩定性，請使用 Abracon ABM8-272-T3。您可以直接從 Abracon 或授權經銷商處購買 ABM8-272-T3。Pico 2 已針對 ABM8-272-T3 進行了專門調整。 即使您使用具有類似規格的晶體，您也需要在一定溫度范圍內測試電路以確保穩定性。 晶體振蕩器由 IOVDD 電壓供電。因此，Abracon 晶體和該特定阻尼電阻器針對 3.3V 操作進行了調整。如果您使用不同的 IO 電壓，則需要重新調整。

晶體參數的任何變化都可能導致與晶體電路連接的任何組件不穩定。

第 5 章 IO

5.1USB

圖11. RP2350 的 USB 引腳及端接電阻 RP2350 提供兩個引腳，用于全速 (FS) 或低速 (LS) USB，可用作主機或設備，具體取決于所使用的軟件。正如我們已經討論過的，RP2350 也可以作為 USB 大容量存儲設備啟動，因此將這些引腳連接到 USB 連接器（圖 5 中的 J1）是有意義的。RP2350 上的 USB_DP 和 USB_DM 引腳不需要任何額外的上拉或下拉（需要指示速度、FS 或 LS，或者它是主機還是設備），因為這些引腳內置在 I/O 中。但是，這些 I/O 確實需要 27Ω 串聯端接電阻（圖 11 中的 R7 和 R8），放置在靠近芯片的位置，以滿足 USB 阻抗規范。 盡管 RP2350 的數據速率被限制在全速 (12Mbps)，我們還是應該嘗試確保傳輸線 (連接芯片和連接器的銅走線) 的特性阻抗接近 USB 規格的 90Ω (差分測量)。在厚度為 1mm 的電路板上，如果我們在 USB_DP 和 USB_DM 上使用 0.8mm 寬的走線，它們之間的間隙為 0.15mm，我們應該得到大約 90Ω 的差分特性阻抗。這是為了確保信號能夠盡可能干凈地沿著這些傳輸線傳輸，最大限度地減少可能降低信號完整性的電壓反射。為了使這些傳輸線正常工作，我們需要確保這些線的正下方是地線。一個完整、不間斷的接地敷銅區域，延伸到整個走線的長度。在這個設計中，幾乎整個底部銅層都用于接地，并且特別注意確保 USB 走線只經過地平面。如果您選擇厚度超過 1mm 的 PCB，那么我們有兩個選擇。我們可以重新設計 USB 傳輸線，以補償走線和地平面之間的距離；或者我們可以忽略它，并希望獲得最好的結果。

5.2IO 接頭

圖12. QFN60 版本的 2.54 mm I/O 接頭 除了已經提到的 USB 連接器外，還有一對雙排 2.54 毫米接頭（圖 12 中的 J2 和 J3），分別位于電路板的兩側，其余的 I/O 都已連接到這些接頭。RP2350A 上有 30 個 GPIO，而 RP2350B 上有 48 個 GPIO，因此此版本的 最小系統電路板上的接頭更大，以容納額外的引腳（參見圖 13）。 由于這是一個通用設計，沒有考慮特定的應用，因此 I/O 可以根據用戶的需要進行連接。每個接頭的內排引腳為 I/O，外排引腳全部接地。良好的做法是在 I/O 連接器上包含許多地線。這有助于保持低阻抗接地，并為進出 I/O 連接的電流提供大量潛在的返回路徑。這對于最大限度地減少電磁干擾非常重要，因為快速切換信號的回流可能會通過較長的環路路徑來完成電路。

兩個接頭位于同一個 2.54 毫米網格上，這使得將該板連接到其他設備（例如面包板）更加容易。您可能需要考慮只安裝單排接頭而不是雙排接頭，省去外排接地連接，使其更方便安裝到面包板上。

圖13. QFN80 版本的 2.54 mm I/O 接頭

5.3調試接頭

圖14. 用于 SWD 調試的?JST 連接器 對于片上調試，您可能希望連接到 RP2350 的 SWD 接口。SWD 和 SWCLK 這兩個引腳位于 2.54mm 接頭 J3 上，方便您選擇連接調試探針。除此之外，還提供了一個可選的 JST 接頭，可以方便地連接到 Raspberry Pi 調試探針。如果你打算調試軟件，你不需要使用這個，2.54 毫米接頭就足夠了，但我覺得這樣做更方便。我選擇了水平連接器，主要是因為我喜歡它的外觀，即使它不在電路板的邊緣，但也有垂直連接器，只是封裝略有不同。

5.4按鍵

最小系統設計包含不止一個按鈕，而是兩個，而 RP2040 版本則沒有。一個按鈕用于選擇 USB 啟動，正如我們之前討論過的，但第二個按鈕是“重置”按鈕，連接到 RUN 引腳。這兩個按鈕都不是必需的（但如果需要 USB 啟動模式，則必須用接頭或類似物替換 BOOTSEL 按鈕），如果擔心空間或成本，可以將其移除，但它們無疑使使用 RP2350 的體驗更加愉快。

原理圖 & PCB

RP2350A

RP2350B

License

N/A 內容引用自 Raspberry官方數據手冊

倉庫 & 下載

Baidu 下載：

注意：如果想第一時間收到 KiCad 內容推送，請點擊下方的名片，按關注，再設為星標。

常用合集匯總：

和 Dr Peter 一起學 KiCad

KiCad 8 探秘合集

KiCad 使用經驗分享

KiCad 設計項目（Made with KiCad）

常見問題與解決方法

KiCad 開發筆記

插件應用

發布記錄

審核編輯 黃宇