EasyGo Vs Addon是一款領(lǐng)先的FPGA仿真工具包軟件，它強(qiáng)大地連接了VeriStand軟件與Matlab/Simulink，為實(shí)時(shí)測(cè)試和驗(yàn)證領(lǐng)域帶來(lái)了前所未有的便利和效率，特別適用于汽車、航空航天和能源電力等實(shí)時(shí)測(cè)試和驗(yàn)證至關(guān)重要的行業(yè)。

本篇內(nèi)容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)（PMSM）實(shí)時(shí)仿真。

PMSM實(shí)時(shí)仿真

▍永磁同步電機(jī)模型

采用轉(zhuǎn)速電流雙閉環(huán)控制，通過(guò)控制算法得出橋臂的參考波。

電機(jī)模塊參數(shù)：設(shè)定電機(jī)的轉(zhuǎn)速為450。

運(yùn)行模型，觀測(cè)電機(jī)的三相電流，定子dg電流，以及算法得出的dq電流。

如視頻中所示，我們可以觀測(cè)到，轉(zhuǎn)子轉(zhuǎn)速為150，極對(duì)數(shù)為3，則實(shí)際轉(zhuǎn)速為450，與設(shè)定值一致。

▍控制器模型

控制部分與離線一致，在CPU中只進(jìn)行占空比信號(hào)的生成。將CPU中得出的占空比信號(hào)傳輸?shù)紽PGA板卡生成PWM信號(hào)，F(xiàn)PGA板卡中通過(guò)FPGACoder進(jìn)行無(wú)需編譯的PWM生成。

電機(jī)模塊為Easygo Machine庫(kù)中的模塊。在頂層中，有Ul Control和Scope兩個(gè)與上位機(jī)交互的模塊。

▍永磁同步電機(jī)實(shí)時(shí)仿真

打開(kāi)NI VeriStand軟件，新建一個(gè)項(xiàng)目，命名為永磁同步電機(jī)。

打開(kāi)Configue控制界面，在列表中選擇Custom Device，新建一個(gè)EasyGo Vs項(xiàng)目，載入永磁同步電機(jī)FPGA模型。

調(diào)節(jié)板卡序號(hào)和參數(shù)，點(diǎn)擊Simulation Models添加CPU模型。選擇由CPU控制模型編譯得到的.so文件，載入后會(huì)顯示模型中的各通道信號(hào)。

點(diǎn)擊列表中的Controller 進(jìn)行系統(tǒng)配置。將Windows改為Linux_x64，設(shè)置設(shè)備的IP地址，將與上位機(jī)的交互刷新率調(diào)整為10k。

點(diǎn)擊Configure Mappings，選擇FPGA模型和CPU模型中需要配對(duì)的信號(hào)。

首先將CPU模型的6路占空比輸出信號(hào)與FPGA的輸入信號(hào)配對(duì)；然后將FPGA的工況信號(hào)，與CPU的輸入信號(hào)配對(duì)。點(diǎn)擊System Mappings可查看配對(duì)情況，保存系統(tǒng)配置。

回到主界面可看到兩個(gè)系統(tǒng)的閉環(huán)，切換到UI界面，添加輸入控件和觀測(cè)控件。將控件與觀測(cè)信號(hào)配對(duì)，調(diào)節(jié)波形觀測(cè)控件的刷新率，運(yùn)行模型。

待模型運(yùn)行成功后，修改轉(zhuǎn)速設(shè)定值為300。可以看到在控制啟動(dòng)后，轉(zhuǎn)速很快到達(dá)控制目標(biāo)。

調(diào)整電機(jī)轉(zhuǎn)矩到10。調(diào)整轉(zhuǎn)速設(shè)定值，系統(tǒng)能迅速跟隨變化；調(diào)整電機(jī)轉(zhuǎn)矩，電磁轉(zhuǎn)矩也能迅速跟隨。