動態(tài)隨機存取存儲器（DRAM）是現(xiàn)代計算機系統(tǒng)中不可或缺的核心組件，廣泛應(yīng)用于個人計算機、服務(wù)器、移動設(shè)備及高性能計算領(lǐng)域。本文將探討DRAM的基本工作原理、存儲單元結(jié)構(gòu)及制造工藝演進，并分析未來發(fā)展趨勢。

DRAM 介紹

動態(tài)隨機存取存儲器（Dynamic Random Access Memory，縮寫為 DRAM）是一種易失性存儲設(shè)備。這意味著，一旦停止供電，它所存儲的數(shù)據(jù)就會丟失。DRAM 的工作原理依賴于電容器來保存電荷，以此記錄數(shù)據(jù)。然而，電容器中的電荷會隨著時間逐漸泄漏。為了確保數(shù)據(jù)的完整性，需要在電荷完全消失之前進行刷新操作。這個刷新過程一直持續(xù)到下一次數(shù)據(jù)寫入或者計算機完全斷電。由于每次數(shù)據(jù)讀寫操作都伴隨著電荷刷新，并且每隔幾毫秒就需要借助獨立電源對存儲單元進行充電，因此被稱為 “動態(tài)” 存儲器。基于此，DRAM 的設(shè)計需要保證數(shù)據(jù)能夠被定期讀取。由于 DRAM 通常被安置在靠近中央處理器（CPU）的位置，其性能對于整個計算機系統(tǒng)的運行效率起著關(guān)鍵作用。與計算機閃存器件（NAND）不同，DRAM 的技術(shù)創(chuàng)新主要圍繞降低每單元成本展開，同時在性能方面，快速的讀寫切換速度也是重點考量因素。

DRAM的存儲單元設(shè)計相當簡潔，核心由一個晶體管搭配一個存儲電容構(gòu)成，這一組合被業(yè)界簡稱為1T/1C架構(gòu)（即一個晶體管與一個電容器）。盡管后續(xù)涌現(xiàn)了多種創(chuàng)新的DRAM存儲單元設(shè)計，但從組件數(shù)目及電路復雜度考量，它們均未能超越1T/1C架構(gòu)的簡潔性。因此，即便是容量介于64MB至464MB之間的DRAM，仍廣泛沿用了這一基礎(chǔ)架構(gòu)。一個完備的DRAM單元主要包含三大組件：負責數(shù)據(jù)保存的電容、用于激活單元的字線，以及執(zhí)行數(shù)據(jù)讀寫操作的位線。1T/1C架構(gòu)正是集成了這三項關(guān)鍵組件的最簡化形式，其等效電路示意圖可參考下圖。目前，多數(shù)DRAM存儲單元采用的是NMOS型晶體管。在構(gòu)成電容的兩個極板中，主動施加電壓的極板被稱為單元極板（CP），而另一個用于實際數(shù)據(jù)存儲的極板則命名為存儲節(jié)點（SN）。此外，存儲單元內(nèi)的MOS晶體管在特定語境下被稱作轉(zhuǎn)移柵極。簡而言之，1T/1C架構(gòu)由一個MOS晶體管及其源極直接相連的電容C共同構(gòu)成。

1T/1C的DRAM單元原理

盡管1T/1C的基礎(chǔ)架構(gòu)維持不變，DRAM的制造技術(shù)卻已歷經(jīng)數(shù)代革新，如下圖所示。最初，DRAM單元電容采用的是平板式設(shè)計，但隨著技術(shù)迭代，已演進為現(xiàn)今的三維電容單元，即3D單元，主要包括堆疊式和溝槽式兩大類。溝槽式電容技術(shù)（TRC）的制作流程大致為：首先構(gòu)造第一層極板，隨后沉積介電層，再形成第二層極板，最終在溝槽頂端嵌入連接線路，以實現(xiàn)與晶體管單元的電氣連接。簡而言之，溝槽式技術(shù)遵循先電容后晶體管的制造順序。繼溝槽式技術(shù)之后，襯底板式技術(shù)應(yīng)運而生。相比之下，堆疊式電容技術(shù)（STC）則采取相反的步驟，即先完成晶體管的制作，隨后再構(gòu)建電容。

DRAM工藝技術(shù)變化

堆疊式工藝主要有兩種類型：電容在位線下（Capacitor Under Bitline，簡稱 CUB）和電容在位線上（Capacitor Over Bitline，簡稱 COB） 。現(xiàn)代 DRAM 的制造工藝與標準的 CMOS 工藝完全兼容，常見的做法是在 CMOS 基礎(chǔ)工藝上，通過添加深槽電容和堆棧電容的制作流程，來構(gòu)建 DRAM 單元。

COB堆疊式工藝DRAM橫截面

DRAM 的制造工藝

考慮到篇幅限制，這里不會詳細介紹所有的 DRAM 制造工藝。下圖展示的是 COB 堆疊式 DRAM 單元的具體制作流程。

COB堆疊式DRAM單元的制造工藝

非易失性存儲器 -- 快閃存儲器

快閃存儲器（Flash Memory），通常簡稱為閃存，是一種電子式的可擦除可編程只讀存儲器。它的特點是可以在設(shè)備運行過程中進行多次數(shù)據(jù)擦除和寫入操作。閃存主要用于一般的數(shù)據(jù)存儲，以及在計算機和其他數(shù)字設(shè)備之間進行數(shù)據(jù)交換和傳輸。作為非易失性固態(tài)存儲技術(shù)中最重要、應(yīng)用最廣泛的一種，閃存常見于固態(tài)硬盤、筆記本電腦、數(shù)字隨身聽、數(shù)碼相機、游戲主機、手機等各種電子設(shè)備中。閃存屬于非易失性存儲器（Non - Volatile Memory，簡稱 NVM），即當外部電源斷開后，其存儲的數(shù)據(jù)不會丟失。

根據(jù)內(nèi)部架構(gòu)的不同，閃存可以分為 NOR（或非）和 NAND（與非）兩種類型，如下圖所示。NOR 型和 NAND 型閃存之間存在兩個主要區(qū)別：一是連接單個存儲單元的方式不同；二是數(shù)據(jù)讀寫的接口不同（NOR 型閃存支持隨機存取，而 NAND 型閃存只支持頁訪問）。NOR 型閃存內(nèi)部的存儲單元以并行方式連接到比特線，這使得可以對單個存儲單元進行獨立的讀取和編程操作。這種并行連接方式類似于 CMOS 工藝中 NOR 邏輯門的晶體管連接方式。從 NOR 型閃存中讀取數(shù)據(jù)的方式與從 RAM 中讀取數(shù)據(jù)相似，只需提供數(shù)據(jù)的地址，數(shù)據(jù)總線就能準確地輸出相應(yīng)的數(shù)據(jù)。基于這些特性，大多數(shù)微處理器可以將 NOR 型閃存作為原地執(zhí)行（Execute In Place，簡稱 XIP）存儲器使用。NAND 型閃存內(nèi)部的存儲單元采用順序連接方式，類似于 NAND 邏輯門。這種連接方式占用的空間比并行連接方式小，從而降低了 NAND 型閃存的生產(chǎn)成本。NAND 型閃存架構(gòu)由東芝公司于 1989 年發(fā)布，其訪問方式類似于硬盤、存儲卡等塊存儲設(shè)備，每個存儲塊由多個頁面組成。

閃存結(jié)構(gòu)

閃存的基本存儲單元建立在浮柵金屬氧化物半導體場效應(yīng)晶體管之上，這種晶體管與常規(guī)的MOSFET結(jié)構(gòu)相似，但存在一個顯著差異：閃存晶體管配備了兩個柵極，而非單一柵極。頂部的柵極被命名為控制柵（CG），其功能與MOSFET中的柵極作用一致。控制柵之下，存在一個被氧化物層隔離的浮柵（FG），它置于控制柵與MOSFET溝道間。浮柵在電氣上處于孤立狀態(tài)，一旦電子進入其中便會被俘獲，這些電荷在常態(tài)下能穩(wěn)定保存多年。當浮柵捕獲電荷時，會部分抵消控制柵產(chǎn)生的電場效應(yīng)，進而調(diào)整存儲單元的閾值電壓。數(shù)據(jù)讀取時，通過控制柵施加電壓，MOSFET溝道的導通狀態(tài)由存儲單元的閾值電壓決定（該電壓受浮柵電荷量調(diào)控），電流流經(jīng)溝道，以二進制形式解讀并恢復存儲的信息。在多層單元（MLC）技術(shù)中，每個單元能存儲超過1比特的數(shù)據(jù)，通過精確測量浮柵電荷的電位，依據(jù)感應(yīng)電流的強度（而非單純的存在與否）來讀取數(shù)據(jù)。

常見的閃存存儲單元工藝類型如下圖所示，包括浮柵極器件、氮化物電荷陷阱器件、TANOS（TaN - Al0， - SiN - oxide - Si）和 BE - SONOS（Bandgap Engineered Silicon - Oxide - Nitride - Oxide - Silicon，即能帶工程的 SONOS 結(jié)構(gòu)） 。

常見的閃存存儲單元工藝種類

下面以 BE - SONOS 為例，簡要介紹閃存存儲單元的制作工藝。與其他現(xiàn)代 NVM 技術(shù)相比，BE - SONOS 工藝的優(yōu)勢在于它與 CMOS 邏輯工藝完全兼容。在標準 CMOS 工藝的基礎(chǔ)上，SONOS 技術(shù)只需額外增加 3 - 4 層光刻步驟。在將 SONOS 工藝集成到標準 CMOS 工藝中時，不會改變標準 CMOS 器件的特性，確保了工藝的兼容性。SONOS 在 CMOS 標準邏輯工藝中額外添加的步驟包括：①氧化前清洗；②多晶沉積和摻雜；③掩模和圖案化；④氧化物去除。這些步驟在 N 阱和 P 阱工藝之后、柵極工藝之前進行。