Tiny_SoC簡介

RISC-V 是一種基于精簡指令集（RISC）原則的開源指令集架構（ISA），其開放性和靈活性使其在嵌入式系統和計算應用中得到了廣泛應用。在 FPGA 上實現 RISC-V 處理器，可以充分利用 FPGA 的可編程性和高性能特點，構建定制化的微處理器設計。

智多晶Tiny_SoC是基于RISCV-I指令集設計的一款輕量化軟核，集處理器核心、豐富外設與智能中斷管理于一體，為開發者提供“開箱即用”的輕量化設計體驗！

Tiny_SoC特點

搭載32位RISC-V處理器（RV32-I指令集），5級流水線設計，主頻高達120MHz，性能達0.5DMIPS/MHz，集成JTAG調試接口（兼容OpenOCD）。

（*注：根據使用資源占用情況，最高主頻會有所變化）

圖 1Tiny_SoC系統框圖

資源占用低至1.2K LUTs（默認配置），支持UART、SPI、I2C、GPIO、定時器等常用外設，輕松適配從智能傳感器到復雜控制器的多樣化場景。

同時提供3路AXI接口+5路APB接口，支持自定義外設擴展，滿足個性化開發需求。

圖 2中斷管理圖

Tiny_SoC使用

Tiny_SoC有極簡的使用界面，根據不同功能分為Input Parameters與User Port Select兩大類。

通過IP界面動態選擇外設模塊（UART/SPI/I2C等），設置片上RAM大小（4KB~512KB），導入預編譯程序文件（BIN格式），5分鐘完成核心配置。

圖 3IP界面配置

典型應用場景

工業控制：多中斷響應+高精度定時器，實現實時電機控制與傳感器數據處理。

工業相機：高速接口+軟核控制器，實現高速數據處理與傳感器狀態監控。

原型驗證：靈活配置外設與接口，實現快速搭建RISC-V開發驗證平臺。

獲取技術文檔與demo

技術文檔獲取：Tiny_SoC已發布，用戶可以在HQFPGA IP Manage中打開Tiny_SoC界面查看用戶指南，或訪問智多晶官網下載Tiny_SoC用戶指南。

設計參考案例獲取：請聯系FAE獲取參考設計案例，或在公眾號中與我們聯系。