14路差分輸出時鐘抖動消除器SC6302，兼容HMC7044
SC6302是一款兼容HMC7044的高性能雙環路整數、小數分頻抖動衰減器，能夠執行頻率轉換、選擇參考信號并生成超低相位噪聲的時鐘提供給并行或串行(JESD204B)接口的高速數據轉換器。SC6302提供14路低噪聲且可配置的輸出，可以靈活地匹配RF收發器系統中的許多不同器件接口，比如數據轉換器、本振、發送/接收模塊、FPGA和數字前端(DFE)ASIC。
SC6302可產生最多7對DCLK和SYSREF，符合JESD204B接口要求。該器件具有出色的串擾、頻率隔離以及雜散性能，支持單端和差分輸出頻率。DCLK和SYSREF時鐘輸出可配置為不同的輸出信號標準，如CML、LVDS、LVPECL和LVCMOS。
SC6302功能模塊示意圖
主要性能：
?支持JEDEC JESD204B
?超低RMS抖動
48fs RMS Jitter(12kHz到20MHz)@2457.6M
底噪：-153dBc/Hz@2457.6MHz
?PLL2可提供多達14路差分時鐘
最多7個SYSREF時鐘
時鐘最大輸出頻率3.2GHz
支持LVPECL，LVDS，CML等輸出接口
?支持最多2個緩沖壓控振蕩器(VCXO)輸出
?信號丟失(LOS)檢測和無中斷參考切換
?4 個GPIO報警/狀態指示器
?支持最高3200MHz的外部VCO輸入
?工作溫度：-40℃到85℃
?工作電壓：3.15V到3.45V
?QFN-68封裝
應用場景：JESD204B時鐘產生、無線基礎設施（多載波GSM、LTE、W-CDMA）、數據轉換器時鐘、微波基帶卡、相控陣參考分配
注：如涉及作品版權問題，請聯系刪除。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
衰減器
+關注
關注
4文章
649瀏覽量
34608 -
消除器
+關注
關注
0文章
45瀏覽量
8724
發布評論請先 登錄
相關推薦
請問HMC7044鎖相環可以配出8路2.5G，相位可調的時鐘嗎？
HMC7044鎖相環可以配出8路2.5G，相位可調的時鐘嗎，其中7路DCLK加一路SDCLK。特別是同組里面的兩
發表于 08-02 07:08
hmc7044使用外部VCO時鐘輸入時，如何使得時鐘能夠相位對齊 ？
你好，我們在設計中需要使用 hmc7044 產生一系列頻率為 204MHz 且相位對齊的時鐘，并且所有的 204MHz 時鐘都由 外部VCO輸入時鐘 816MHz 所產生。
目前所有的
發表于 12-01 10:15
AD9172參考板上7044給出的時鐘電平是什么呢？
如題，參考板上沒有細說HMC7044給9172的時鐘電平是哪個？我看兩個手冊，7044只有LVDS_HIGH才能完全滿足9172的時鐘輸入電平范圍。
但是參考板給出的
發表于 12-04 07:07
ADI時鐘抖動衰減器優化JESD204B串行接口功能
全球領先的高性能信號處理解決方案供應商，最近推出一款高性能時鐘抖動衰減器HMC7044，其支持JESD204B串行接口標準，適用于連接基站設計中的高速數據轉換
發表于 09-09 11:20
?1510次閱讀
HMC7044: 帶 JESD204B 接口的高性能、3.2 GHz、14 路輸出抖動衰減器
HMC7044: 帶 JESD204B 接口的高性能、3.2 GHz、14 路輸出抖動衰減器
發表于 03-21 11:14
?11次下載
AD9523-1：低抖動時鐘發生器，14路LVPECL/LVDS/HSTL輸出或29路LVCMOS輸出 數據手冊
AD9523-1：低抖動時鐘發生器，14路LVPECL/LVDS/HSTL輸出或29路LVCMO
發表于 03-21 14:28
?1次下載
EVAL-HMC7044 EVAL-HMC7044評估板
電子發燒友網為你提供ADI(ti)EVAL-HMC7044相關產品參數、數據手冊，更有EVAL-HMC7044的引腳圖、接線圖、封裝手冊、中文資料、英文資料，EVAL-HMC7044真值表，EVAL-
發表于 08-31 09:00
FPGA如何消除時鐘抖動
在FPGA（現場可編程門陣列）設計中，消除時鐘抖動是一個關鍵任務，因為時鐘抖動會直接影響系統的時序性能、穩定性和可靠性。以下將詳細闡述FPG
工商網監
評論