核芯互聯(lián)CLRD320：高速互連解決方案

在數(shù)據(jù)中心、人工智能和高性能計算需求爆發(fā)的今天，高速信號傳輸?shù)姆€(wěn)定性和效率成為系統(tǒng)設計的核心挑戰(zhàn)。核芯互聯(lián)推出的CLRD320八通道redriver（線性轉(zhuǎn)接驅(qū)動器）芯片，憑借多項技術(shù)創(chuàng)新，為PCIe 5.0、PCIe 6.0、CXL 2.0等超高速接口提供了更優(yōu)的國產(chǎn)化解決方案，助力企業(yè)突破信號完整性與系統(tǒng)能效的瓶頸。

CLRD320完全采用國產(chǎn)化設計，封裝上與DS320PR810的完全Pin 2 Pin兼容，提供更優(yōu)秀的增益和串擾抑制。

什么是redriver芯片

Redriver芯片（重驅(qū)動器芯片）是一種用于高速信號傳輸?shù)年P(guān)鍵器件，主要功能是補償信號在傳輸過程中的衰減和失真，提升信號完整性。

基本定義

Redriver是一種模擬信號調(diào)理芯片，通過均衡器（如CTLE）和信號放大器來增強高頻信號的幅度，抵消傳輸線（如PCB走線、電纜）導致的頻率相關(guān)衰減。它不涉及協(xié)議處理，僅作用于物理層，因此具有低延遲（<5ns）和低功耗的優(yōu)勢。

工作原理

• 信號補償：在發(fā)送端，Redriver通過連續(xù)時間線性均衡器（CTLE）補償信號的高頻損耗，再通過增益放大恢復信號幅度；
• 預加重/去加重：部分型號支持預加重技術(shù)，提前增強信號的高頻分量，以對抗傳輸中的衰減；
• 眼圖優(yōu)化：通過上述技術(shù)，Redriver能將原本閉合的信號“眼圖”重新張開，降低誤碼率。

典型應用場景

• PCIe/USB/HDMI/以太網(wǎng)接口：延長高速接口（如PCIe 4.0/5.0）的信號傳輸距離，解決服務器、AI加速卡等場景中的鏈路損耗問題；
• 數(shù)據(jù)中心與存儲：用于NVMe SSD、全閃存陣列等設備，確保高速存儲協(xié)議（如SATA/SAS）的穩(wěn)定性；
• 車載與工業(yè)電子：工業(yè)級Redriver可支持車載以太網(wǎng)、傳感器數(shù)據(jù)匯聚等嚴苛環(huán)境下的信號傳輸。

與reimter的技術(shù)、市場應用及成本對比分析

信號處理機制

• Redriver：本質(zhì)是模擬信號放大器，通過連續(xù)時間線性均衡（CTLE）和增益級補償信道損耗，僅放大信號但無法消除累積抖動和噪聲。其延遲極低（約100ps），但無法恢復數(shù)據(jù)時鐘，不參與協(xié)議交互（如PCIe鏈路訓練）。
• Retimer：采用數(shù)字+模擬混合架構(gòu)，集成時鐘數(shù)據(jù)恢復（CDR）和判決反饋均衡（DFE），能完全再生信號并消除抖動，支持協(xié)議層交互（如PCIe均衡訓練）。其延遲較高（約64ns），但可重置鏈路時序預算，適用于復雜信道環(huán)境

均衡能力與協(xié)議支持

• Redriver僅支持CTLE和預加重，無法處理反射和串擾（核芯互聯(lián)CLRD320中加入了動態(tài)串擾抑制電路，可以有效的抑制串擾），信號噪聲可能被放大。
• Retimer通過DFE和Tx FIR均衡器，可動態(tài)調(diào)整參數(shù)適應信道特性，支持PCIe、CXL等復雜協(xié)議，且能消除串擾影響。

信號完整性

• Redriver在中短距離場景下性價比高，但長距離傳輸時眼圖惡化風險大。
• Retimer通過CDR再生信號，可延長傳輸距離，并保持高質(zhì)量眼圖。

CLRD320的技術(shù)突破：攻克高速互連三大核心挑戰(zhàn)

1. 32Gbps超高速信號完整性優(yōu)化
   CLRD320在支持PCIe 5.0（32Gbps）速率的同時，通過多級自適應均衡技術(shù)，將CTLE（連續(xù)時間線性均衡）在16GHz下的增益提升至24dB（較同類產(chǎn)品提升9%），有效補償長達40英寸的FR4 PCB走線損耗。其創(chuàng)新的動態(tài)串擾抑制電路可將通道間串擾降低至-45dB以下，確保在密集布線場景下的眼圖張開度。

2. 亞納秒級超低延遲設計
   針對AI訓練、金融交易等對實時性要求嚴苛的場景，CLRD320采用全差分線性驅(qū)動架構(gòu)，將端到端傳輸延遲壓縮至85ps（行業(yè)平均100ps），并通過獨特的時鐘樹優(yōu)化技術(shù)，實現(xiàn)通道間延遲偏差<5ps，顯著降低系統(tǒng)時序不確定性。

3. 智能電源管理與熱控制
   在3.3V單電源供電下，CLRD320集成多級動態(tài)電壓調(diào)節(jié)模塊，可自適應負載波動，將電源噪聲抑制能力提升至30dB@500MHz，且低功耗的設計使得芯片無需外置散熱器即可在-40℃~105℃寬溫范圍內(nèi)穩(wěn)定運行。

技術(shù)優(yōu)勢：性能全面升級，設計無縫遷移

此外，CLRD320提供三重配置模式：
? Pin Strap模式：通過電阻配置快速啟用預設優(yōu)化參數(shù)，縮短開發(fā)周期
? I2C/SMBus接口：支持實時通道級EQ調(diào)節(jié)與狀態(tài)監(jiān)控
? EEPROM自加載：可實現(xiàn)多設備級聯(lián)配置，適用于x24寬鏈路拓撲

應用場景：賦能下一代算力基礎設施

1. AI服務器與異構(gòu)計算
   在GPU/FPGA集群中，CLRD320可延長PCIe 5.0信號傳輸距離至1.5米（通過電纜），解決多機柜擴展時的信號衰減問題，同時支持CXL 2.0內(nèi)存池化低延遲互聯(lián)。

2. 全閃存存儲與數(shù)據(jù)中心網(wǎng)絡
   針對NVMe-oF架構(gòu)，CLRD320的-50dB回波損耗特性可優(yōu)化25G/100G以太網(wǎng)物理層連接，確保RDMA零拷貝傳輸?shù)姆€(wěn)定性，助力存儲時延降至微秒級。

3. 自動駕駛域控制器
   CLRD320，可在車載環(huán)境下實現(xiàn)多傳感器數(shù)據(jù)的低抖動匯聚，支持10Gbps車載以太網(wǎng)TSN實時通信。

4. 5G基帶與邊緣計算
   在O-RAN前傳網(wǎng)絡中，CLRD320的高抗噪特性可有效抑制毫米波頻段干擾，確保CPRI/eCPRI接口在復雜電磁環(huán)境中的可靠性。