電子系統(tǒng)中的噪聲有多種形式。無論是從外部來源接收到的，還是在PCB布局的不同區(qū)域之間傳遞，噪聲都可以通過兩種方法無意中接收：寄生電容和寄生電感。寄生電感相對(duì)容易理解和診斷，無論是從串?dāng)_的角度還是從板上不同部分之間看似隨機(jī)噪聲的耦合。

處理寄生電容并不一定更難，但確實(shí)需要理解PCB布局幾何形狀將如何影響互電容。在高頻操作的系統(tǒng)中，或者在高dV/dt節(jié)點(diǎn)可以創(chuàng)建電容耦合噪聲的地方，一些簡(jiǎn)單的PCB布局選擇可以幫助減少寄生元件。在本文中，將一般性地描述如何減少寄生電容，并提供一些在高頻路由以及在開關(guān)轉(zhuǎn)換器中的例子。

識(shí)別并減少寄生電容

雖然沒有單一公式用于寄生電容，但它有一個(gè)一般定義：

- 寄生電容是兩個(gè)通過絕緣體分隔的導(dǎo)電結(jié)構(gòu)之間存在的非故意電容(通常是不希望的)。

有時(shí)，這種非預(yù)期的電容實(shí)際上是有益的，在這種情況下，我們不使用“寄生”這個(gè)詞來描述它。以電源-地平面對(duì)為例;這種簡(jiǎn)單結(jié)構(gòu)有助于提供一個(gè)大的電荷儲(chǔ)備，以支持具有高輸入/輸出數(shù)量的高速組件，因?yàn)樗哂泄逃械碾娙菪浴Ａ硪粋€(gè)例子是在共面波導(dǎo)中，基本上是利用寄生電容來將互連的阻抗設(shè)置為所需的值。

在PCB中，寄生電容幾乎可以出現(xiàn)在任何地方。看看下面的布局;我指出了一些寄生電容明顯的區(qū)域。這只顯示了頂層產(chǎn)生的電容，但任何層都可能有電容。

正如上面的定義所暗示的，寄生電容出現(xiàn)在任何由介電體分隔的導(dǎo)體對(duì)之間，我們可以快速識(shí)別上述示例中出現(xiàn)寄生電容的多個(gè)區(qū)域。每當(dāng)在PCB布局中有寄生電容時(shí)，它可以通過兩種方式出現(xiàn)：

- 作為自身電容，它表現(xiàn)為導(dǎo)體與不同導(dǎo)體(通常是GND)之間的高不希望的電容。

- 互相電容是指兩個(gè)導(dǎo)電結(jié)構(gòu)之間的電容，它們各自參考第三個(gè)導(dǎo)電結(jié)構(gòu);這實(shí)際上是導(dǎo)致兩條走線之間產(chǎn)生電容耦合的電容形式。

為什么高寄生電容很重要?這很重要，因?yàn)槊慨?dāng)兩個(gè)電容耦合的導(dǎo)體之間存在變化的電位時(shí)，這會(huì)導(dǎo)致每個(gè)導(dǎo)體上流動(dòng)一些位移電流。這是設(shè)計(jì)師應(yīng)該熟悉的一種串?dāng)_形式。通常，當(dāng)一個(gè)切換信號(hào)在受害走線上誘導(dǎo)其信號(hào)時(shí)，我們稱之為串?dāng)_，但同樣的機(jī)制在存在一些寄生電容時(shí)也可以在任何其他結(jié)構(gòu)上誘導(dǎo)噪聲。

雖然永遠(yuǎn)無法完全消除它，但在某些情況下，嘗試減少它是有益的。要了解如何減少寄生電容的一些策略，看一些例子會(huì)有所幫助。

示例：開關(guān)調(diào)節(jié)器中的高dV/dt節(jié)點(diǎn)

下面的調(diào)節(jié)器示例部分展示了一個(gè)強(qiáng)dV/dt節(jié)點(diǎn)的位置，以及為什么這種布局會(huì)有更大的耦合進(jìn)入其反饋回路，而不是到系統(tǒng)的任何附近部分。在開關(guān)調(diào)節(jié)器中，dV/dt節(jié)點(diǎn)出現(xiàn)在開關(guān)階段的輸出上，但在整流/濾波階段之前。在下面的示例中，SW_OUT節(jié)點(diǎn)是我們的高dV/dt節(jié)點(diǎn)，由PWM信號(hào)驅(qū)動(dòng)。

這個(gè)節(jié)點(diǎn)對(duì)附近的地面區(qū)域有一些寄生電容。如果附近有其他組件或電路，這些電路的寄生電容會(huì)導(dǎo)致開關(guān)噪聲出現(xiàn)在這些電路中。附近的地面有一些幫助，但真正防止噪聲耦合的是從SW_OUT回到調(diào)節(jié)器芯片的大電容器。這個(gè)大電容器為高dV/dt開關(guān)噪聲提供了一個(gè)低阻抗路徑回到開關(guān)階段的高側(cè)，有效地將開關(guān)階段的輸出與GND解耦。

dV/dt 節(jié)點(diǎn)可能會(huì)導(dǎo)致 PCB 布局中的噪聲耦合。一個(gè)有意放置的電容器可以防止這種情況

另一種減少SW_OUT與附近走線或電路之間寄生電容的策略是利用下一層的GND平面。將GND平面靠近高dV/dt節(jié)點(diǎn)，將通過創(chuàng)建更強(qiáng)的電場(chǎng)與GND的耦合，相比于PCB布局中的某些其他節(jié)點(diǎn)，減少相互電容。換句話說，會(huì)希望在這塊板子的L1和L2之間有一個(gè)更薄的介電層。

示例：兩條走線之間的相互電容

電容性串?dāng)_是走線之間兩種耦合類型之一(另一種是感應(yīng)性)，其中一條走線上的信號(hào)可以在另一條走線上產(chǎn)生噪聲。在逐漸增高的頻率下，這主要由相互電容主導(dǎo)。在PCB布局中，假設(shè)已經(jīng)按照最佳實(shí)踐在GND區(qū)域上布線，基本上有兩種減少這種類型寄生電容的選擇：

- 在保持阻抗目標(biāo)不變的情況下，使地線更靠近信號(hào)線，同時(shí)使信號(hào)線更窄

- 增加信號(hào)線之間的間距

幾乎能找到的所有關(guān)于減少串?dāng)_的建議都會(huì)推薦選項(xiàng)#2，但實(shí)際上選項(xiàng)#1同樣有效。這是因?yàn)樗沟仄矫嬷械溺R像電荷/電流更靠近信號(hào)線。不應(yīng)該嘗試像短接保護(hù)信號(hào)線這樣的操作，因?yàn)檫@會(huì)在地線上產(chǎn)生不希望的寄生電容，并且在某些配置中實(shí)際上會(huì)增加串?dāng)_。

仿真結(jié)果顯示，兩個(gè)50歐姆走線之間的寄生電容如何受與GND平面的距離(記作H)的影響。

總結(jié)

對(duì)于自電容形式的寄生電容，需要分開導(dǎo)體或使導(dǎo)體變小。對(duì)于互電容形式的寄生電容，需要通過增加自電容遠(yuǎn)超過互電容來減少耦合。在上述例子中，我們看到，僅僅通過將地平面靠近我們的互電容信號(hào)線，就大大減少了它們的互電容，而無需對(duì)PCB布局中的其他導(dǎo)體進(jìn)行任何改變。

本文轉(zhuǎn)載自作者 Zachariah Peterson，來源：Altium