概述
ADRF6603是一款高動態范圍有源混頻器，集成小數N分頻鎖相環(PLL)和壓控振蕩器(VCO)，用于內部混頻器LO的產生。

ADRF6603與ADRF6602共同構成了一個集成PLL/混頻器系列，涵蓋2100 MHz至2600 MHz頻率范圍。
數據表：*附件：ADRF6603 1,100 MHz至3,200MHz接收混頻器，集成小數N分頻PLL和VCO技術手冊.pdf

PLL基準輸入支持12 MHz至160 MHz范圍內的輸入頻率。PFD輸出控制一個電荷泵，其輸出驅動一個片外環路濾波器。

環路濾波器輸出再施加于一個集成式VCO。VCO輸出(2× fLO)施加于一個LO分頻器和一個可編程PLL分頻器。可編程PLL分頻器由一個Σ-Δ調制器(SDM)進行控制。SDM的模數可以在1至2047范圍內編程。

有源混頻器可將單端50 Ω RF輸入轉換為200 Ω差分IF輸出。IF輸出的工作頻率最高可達500 MHz。

ADRF6603采用先進的硅-鍺BiCMOS工藝制造，提供40引腳、裸露焊盤、6 mm × 6 mm、符合RoHS標準的LFCSP封裝，額定溫度范圍為?40°C至+85°C。

特性

• 集成小數N分頻PLL的Rx混頻器
• RF輸入頻率范圍：1100 MHz至3200 MHz
• 內部LO頻率范圍：2100 MHz至2600 MHz
• 輸入P1dB：14.6 dBm
• 輸入IP3：27 dBm
• 通過外部引腳優化輸入IP3
• SSB 噪聲系數
  IP3SET引腳開路：14.2 dBIP3SET引腳3.3 V：15.2 dB
• 電壓轉換增益：6.9 dB
• 200 Ω IF輸出匹配阻抗
• IF 3 dB 帶寬：500 MHz
• 可通過三線式SPI接口進行編程
• 40引腳、6 mm × 6 mm LFCSP封裝

框圖

引腳配置描述

基本工作連接

圖46展示了ADRF6603評估板的原理圖。六個電源引腳應分別使用100pF和0.1μF電容進行去耦，電容應盡可能靠近器件放置。此外，內部去耦節點（DECL3P、DECL3N、DECL2P和DECL2N）也應按圖46所示的電容值進行去耦。

射頻輸入為交流耦合，且無需外部偏置。中頻輸出為集電極開路，需要一個偏置電感來將這些輸出連接到VCC。

在RF輸入上施加1V峰峰值（正弦波輸入時為0.353V均方根值）的差分擺動，會得到4.7dBm的中頻輸出功率。

PLL的參考頻率應為12MHz至160MHz，應施加到REF_IN引腳。參考信號應進行交流耦合，并如圖46所示用50Ω電阻端接。該參考信號可以是多路復用器輸出引腳（MUXOUT）上的分頻版本，可從芯片背面引出。也可以在多路復用器輸出引腳上選擇鎖定檢測信號和與環境溫度成比例的電壓。

環路濾波器連接在CP和VTUNE引腳之間。連接完成后，內部壓控振蕩器（VCO）將工作。有關環路濾波器選項的信息，請參見“評估板配置”部分。

也可以使用外部VCO進行工作。在這種情況下，環路濾波器組件應接地。外部VCO的輸出應連接到LOP和LON引腳上器件的輸入電壓引腳。必要時可使用巴倫將VCO的輸出連接到LOP和LON引腳。