近日，楷登電子（Cadence）亞太區(qū)資深技術(shù)總監(jiān)張永專先生受邀于上海參加了 SEMICON CHINA 2025，并發(fā)表了題為《AI 驅(qū)動(dòng)半導(dǎo)體與系統(tǒng)設(shè)計(jì)》的演講。他從 EDA 企業(yè)視角出發(fā)，深入剖析 AI 為行業(yè)帶來的機(jī)遇與挑戰(zhàn)，分享 Cadence 運(yùn)用 AI 技術(shù)在半導(dǎo)體與系統(tǒng)設(shè)計(jì)領(lǐng)域的創(chuàng)新應(yīng)用成果并展示 Cadence 推動(dòng)行業(yè)前沿創(chuàng)新的思路與實(shí)踐。

EDA 的 AI 機(jī)遇：技術(shù)融合催生變革

在 AI 驅(qū)動(dòng)的時(shí)代浪潮下，各行業(yè)積極探索如何借助 AI 釋放創(chuàng)造力、提升生產(chǎn)力。得益于摩爾定律， Cadence 緊跟步伐，加快智能化升級(jí)，依靠多運(yùn)算、多引擎的協(xié)同運(yùn)作，借力使力，推動(dòng)芯片迭代加速，助力半導(dǎo)體行業(yè)在后摩爾時(shí)代穩(wěn)健發(fā)展。

張永專先生認(rèn)為，AI 為 EDA 領(lǐng)域帶來了全新機(jī)遇。AI 作為新興的優(yōu)化技術(shù)（Optimization AI），與 EDA 原有的核心算法深度融合，為設(shè)計(jì)品質(zhì)（QOR）和性能帶來新突破。例如在布局布線（P&R）環(huán)節(jié)，顯著改善功耗、性能和面積（PPA）表現(xiàn)；在仿真過程中，大幅提升運(yùn)行效率。同時(shí)，借助 AI 大語言模型，設(shè)計(jì)抽象（design abstraction）正逐步演變?yōu)樾乱淮蝿?wù)抽象工具，實(shí)現(xiàn)自然語言交互，讓編碼、調(diào)試等任務(wù)自動(dòng)化完成。

由此 Cadence 提出 “three layer cake” 概念，其 AI 解決方案構(gòu)建了三層架構(gòu)：底層利用現(xiàn)有引擎進(jìn)一步加速 AI 部署；中層通過代理式 AI，針對(duì)數(shù)字、模擬及仿真領(lǐng)域，提供多樣化 Optimization AI 解決方案；頂層 Cadence Copilot，借助大語言模型（LLM）等先進(jìn)技術(shù)，升級(jí)基于 LLM 的 AI 解決方案。

就大語言模型的能力，張永專先生介紹稱，目前可以通過大語言模型接入現(xiàn)有的工具，實(shí)現(xiàn)查找和發(fā)現(xiàn)設(shè)計(jì)中的問題。不久的將來，該大語言模型將具備深度推理能力，能夠?qū)栴}進(jìn)行分類并分析產(chǎn)生的原因以及所帶來的變化。甚至未來隨著大語言模型能力的提升，最終將實(shí)現(xiàn)從工程師的想法開始，自動(dòng)生成設(shè)計(jì)。

“這印證 Cadence 很久之前就看到的未來趨勢，就是系統(tǒng)與軟件將定義硬件的走向。未來有可能只進(jìn)行規(guī)格描述，就能夠進(jìn)行 IC 設(shè)計(jì)。”張永專先生表示。

AI 賦能成效顯著：多領(lǐng)域?qū)崿F(xiàn)效率飛躍

張永專先生例舉，Cadence Cerebrus Intelligent Chip Explorer是 Cadence 首款基于機(jī)器學(xué)習(xí)的數(shù)字實(shí)現(xiàn)工具。在 Optimization AI 方面，Cerebrus 平臺(tái)借助 AI 優(yōu)化布線工作和調(diào)試工具設(shè)置，實(shí)現(xiàn)更優(yōu)的 PPA。張永專先生透露：“目前已有超過 750 個(gè) tapeout 下線送交制造，AI 技術(shù)在其中的作用已深入人心。”

隨著 SoC 復(fù)雜性不斷攀升，驗(yàn)證環(huán)節(jié)成為消耗算力和人力的 “大戶”，縮短驗(yàn)證周期成為產(chǎn)品按時(shí)上市的關(guān)鍵。Cadence Verisium Artificial Intelligence (AI)-Driven Platform構(gòu)建機(jī)器學(xué)習(xí)模型并挖掘特定指標(biāo)，極大提升了驗(yàn)證效率。

在傳統(tǒng) EDA 流程中，PCB 布局布線耗費(fèi)大量人力和時(shí)間，Cadence 推出的Cadence Allegro X Design Platform實(shí)現(xiàn)器件擺放、金屬鍍覆和關(guān)鍵網(wǎng)絡(luò)布線的自動(dòng)化，并集成快速信號(hào)完整性和電源完整性分析功能，借助 AI 技術(shù)，PCB 布局布線流程耗時(shí)從近兩天縮短至不到 2 小時(shí)，效率提升達(dá) 10 倍。

JedAI 核心價(jià)值：構(gòu)建協(xié)同創(chuàng)新生態(tài)

更進(jìn)一步，Cadence 推出 Cadence JedAI Platform 大數(shù)據(jù)分析平臺(tái)，為客戶提供全流程 AI 優(yōu)化體驗(yàn)。張永專先生介紹，JedAI 平臺(tái)可以把所有前中后端的訊息集合起來，該平臺(tái)兼容所有主流大語言模型，通過文字或語音描述需求，即可實(shí)現(xiàn)對(duì)于 Cadence 的設(shè)計(jì)引擎的調(diào)用。同時(shí)，IC 設(shè)計(jì)企業(yè)可以將設(shè)計(jì)方案放到該平臺(tái)中，借此來訓(xùn)練自己的大語言模型，且能夠保證隱私和安全。

張永專先生指出，在基于大語言模型的 AI 應(yīng)用中，JedAI 是重要的平臺(tái)和框架。所有基礎(chǔ)設(shè)施，包括模型、RAG 以及客戶自有技術(shù)，都可接入正在開發(fā)的智能助手，進(jìn)而連接基于 Cadence 工具的智能體。目前，Cadence 的 Verification Copilot、Design Copilot 和 Analog Copilot 等 AI 應(yīng)用（智能助手）已展現(xiàn)出獨(dú)特優(yōu)勢。

AI 時(shí)代三階段：從基礎(chǔ) AI 到科學(xué) AI

最后，張永專先生指出，AI 部署有三個(gè)階段，當(dāng)前 AI 還處于早期的基礎(chǔ)設(shè)施構(gòu)建階段，下一個(gè)階段將是物理 AI 時(shí)代，自動(dòng)駕駛、機(jī)器人、無人機(jī)等都將具備 AI 能力，而在第三個(gè)階段科學(xué) AI 時(shí)代，AI 將用來解決科學(xué)問題。

“雖然現(xiàn)在出現(xiàn) 4000 億參數(shù)的大模型，但是和人腦 125T 的突觸相比，當(dāng)某一天半導(dǎo)體技術(shù)能夠使大語言模型達(dá)到人腦的水平，那時(shí)可能才能實(shí)現(xiàn)真正的智慧和聰明。”張永專先生強(qiáng)調(diào)。