此前，3 月 27 日 - 28 日，2025 國際集成電路展覽會暨研討會（IIC Shanghai）在上海成功舉行。此次盛會匯集眾多集成電路產業的行業領袖與專家，共同探討集成電路產業前沿技術和市場動態，把握行業未來趨勢。

在此次 2025 中國 IC 領袖峰會上，Cadence 亞太區資深技術總監張永專發表了題為《AI 賦能：半導體與系統設計的創新之旅》，與其同期舉行的主題技術論壇 EDA / IP 與 IC 設計論壇和 Chiplet 與先進封裝技術研討會上，Cadence 技術支持總監蔡準和 Cadence 資深技術支持總監王輝分別發表了題為《智能化、自動化、前移化——Cadence 全棧式提效方案拆解》和《AI 在系統設計及仿真中的應用》的精彩演講。

張永專

AI 賦能：半導體與系統設計的創新之旅

在 2025 年中國 IC 領袖峰會上，張永專分享了 AI 在芯片設計領域引領的深刻變革，不僅顯著優化了布局布線中的功耗、性能與面積（PPA），提高仿真性能表現，更通過自然語言處理技術實現了工具交互的革命性變化。

在演講中，他談及到 Cadence 的 AI 平臺構建了一個覆蓋 IC 設計全流程——前端、中端、后端乃至 3D-IC 系統設計的統一架構。基于該架構打造的從芯片到系統的全方位 AI 驅動設計平臺 JedAI（Joint Enterprise Data and AI Platform）可實現全流程數據的統一存儲與管理，可以把所有前中后端的信息集合起來,構建起前后端設計數據的雙向可視化與驗證閉環。此外，Cadence 也在 JedAI 中融入了大語言模型（LLM），進一步提升設計效率。張永專先生指出，在基于大語言模型的 AI 應用中，JedAI 是重要的平臺和框架。

他表示，對于 IC 半導體設計領域，引擎至關重要，通過機器學習算法訓練可構建出 Optimization AI 引擎。該引擎與代理式 AI（Agent-based AI）相結合，形成智能設計優化體系，有效提升設計效率與質量。

其次，張永專談到 Cadence 提出“three layer cake”概念，其 AI 解決方案構建三層架構：底層利用現有引擎進一步加速 AI 部署；中層通過代理式 AI，針對數字、模擬及仿真領域，提供多樣化 Optimization AI 解決方案；頂層 Cadence Copilot，借助大語言模型（LLM）等先進技術，升級基于 LLM 的 AI 解決方案。

最后，他指出 AI 部署有三個階段，當前 AI 還處于早期的基礎設施構建階段，下一個階段將是物理 AI 時代，自動駕駛、機器人、無人機等都將具備 AI 能力，而在第三個階段科學 AI 時代，AI 將用來解決科學問題。

蔡準

智能化、自動化、前移化——Cadence 全棧式提效方案拆解

在 EDA/IP 與 IC 設計論壇上，蔡準分析了傳統芯片系統設計流程的局限性以及現代芯片系統設計流程的新需求，深度解讀了智能化、自動化、前移化的 Cadence 全棧式提效方案，特別是為中國市場推出的芯片系統設計新模式。

傳統芯片系統設計流程有局限

蔡準指出，傳統芯片設計流程是流水線的作業，通常包括：芯片規格制定、架構設計和封裝規劃、電路代碼設計和驗證、邏輯綜合、物理設計、封裝基板設計、PCB 原理圖設計、PCB 布局布線、芯片流片等環節。

傳統設計流程的局限性主要是對工程師經驗的依賴、半自動化的工具流程以及較低的協同合作效率。這些問題不僅影響了日益緊迫的項目交期，也難以應對與日俱增的設計規模。因此，現代芯片系統設計流程也需要與時俱進，以應對超大規模設計、先進工藝和先進封裝的挑戰。只有設計流程、芯片、封裝和 PCB 設計三位一體協同合作，才能打破傳統孤島，實現并行開發，提高迭代效率。

Cadence 全棧式提效方案

蔡準表示，Cadence 以智能化驅動創新，以自動化貫穿流程，以前移化打破壁壘，通過全棧式技術革新重構設計范式，助力芯片設計全流程的效率躍升。智能化推動 EDA 和 AI 全域融合，幫助客戶加速目標實現；自動化則貫穿整個設計流程，推動工具之間無縫銜接；前移化打造多領域協同平臺，降低項目返工風險；云端算力集成進一步釋放資源利用率，提升協同效率。

在數字電路設計與驗證、模擬電路設計與仿真、系統及封裝等領域，Cadence 憑借基于 AI 的 EDA 工具實現了電路設計與優化的自動化，顯著縮短了目標實現時間，加速了覆蓋率收斂；同時實現了多環節自動對齊與閉環優化，將迭代周期縮短 30% 以上。多域協同平臺還能早期預測擁塞與性能，分析功耗與熱點，進行約束與設計規則檢查，大幅降低項目后期修改的風險。

他表示，在 AI 技術深度賦能產業升級的今天， Cadence 確立了三大戰略目標：一是構筑要使用 AI 芯片的基礎設施；二是通過 AI 技術驅動解決方案創新；三是攜手生態伙伴共同開拓更多新的市場。

Cadence 在使用 AI 技術幫助合作伙伴創新的實踐中，構建了三層解決方案架構。最底層依托大數據與 AI 平臺，為客戶提供開箱即用的 AI 優化方案；中間層為數字、模擬驗證仿真等領域提供 AI 優化方案；最上層 Cadence Copilot 使用大語言模型與多模態基礎模型，幫助工程師大幅提升生產效率。

在演講中，蔡準還介紹了 Cadence 基于 AI 技術開發的設計平臺：業界首個 AI 驅動的全流程智能平臺 Cerebrus 是一款基于機器學習的數字實現工具，可推動數字芯片設計流程高度自動化、智能化；Verisium 人工智能驅動的驗證平臺，可以加速并協助調試，減少工程師在故障分類和調試上的時間；Virtuoso Studio是 Cadence. AI 生成式 AI 平臺的一個應用，支持智能定制電路設計；Allegro X AI是業界首個跨全工程間流暢協作設計平臺,可集成原理圖、布局、分析、設計協作與數據管理；OptimalityExplorer 是一款 AI 驅動的多物理場優化軟件，用于對電子系統進行快速而高效的分析和優化。

芯片系統設計的新模式

蔡準最后表示，Cadence 托管服務（CMS）是一種芯片系統設計新模式，是特別針對中國地區提供即用型、全流程 EDA 優化及應用環境部署的全流程托管服務，滿足芯片設計全棧解決方案需求。該服務適用于整個 EDA 設計流程或高峰軟件需求，滿足中國地區數據監管的要求，無需客戶 IT 設置，幫助客戶縮短芯片上市的周期。

王輝

系統設計及仿真中的 AI 應用

在 Chiplet 與先進封裝技術研討會上，王輝介紹了 Cadence AI 工具在系統設計及仿真中的應用。他表示，Cadence 支持從硅片到系統的設計與優化，通過多板協作、封裝和硅片技術服務于汽車行業、數據中心與存儲、移動終端、消費電子和工業等領域。

智能系統設計的實現

王輝表示，Cadence 的產品跨度非常大，涵蓋從芯片設計到封裝，再到板級以及整個系統層面，都可以提供解決方案。Cadence AI 驅動的優化采用強化學習，大語言模型等技術，包括仿真與分析涉及邏輯、電路等工具。這些產品有助于提升設計優化，加速產品上市，特別是滿足 AI CPU、GPU 散熱從傳統的風冷轉到液冷的新要求。

例如，PCB 設計中的關鍵挑戰是串行性，布局和布線耗時長。任何 ECO 都意味著需要重新手動布局，而 Allegro X AI在不犧牲質量的前提下，可以將布局布線任務用時從數天縮短至幾分鐘，PCB 設計周轉時間實現 10 倍改進。

實現智能系統優化的利器

王輝介紹道，OptimalityIntelligent System Explorer 是一個 AI/ML 系統設計解決方案，涵蓋 EM、SI 和熱分析，能從 Allegro X 中讀取設計數據，優化物理變量以獲得最佳電氣性能。

Allegro X AI和 OptimalityVision 可實現設計分析的全過程優化，通過更緊密的分析集成改善設計分析，優化布局和提取布局與拓撲信息，自動生成約束條件，持續改進布局布線。

Cadence 生成式 AI 提高生產力

王輝舉例說，Allegro X AI 的輸入輸出功能將 IC 數字設計自動化方法帶到 PCB 設計中，使用生成或逐步修改的 PCB 布局，通過前期約束定義實現設計自動化，左移工作流程并提升質量。此外，通過 Cadence OnCloud 平臺，能在極短時間內評估數千種設計方案，大幅縮短布局時間、改進布線長度等。

他強調，Allegro X AI 采用多種先進布局技術來改進設計、預測布線可行性，全局優化組件布局、方向和旋轉，識別組件分組以及布局合法性和美觀性。

Cadence AWS Cloud 提供的 Allegro X AI 服務及其云服務器和數據安全特性由數千個可擴展的計算資源支持，可以保證客戶的數據安全。

優化 AI 驅動的多物理場分析

王輝介紹說，Optimality AI 人工智能驅動的多物理場分析平臺支持快速可擴展引擎和異構計算及云功能。它可以將汽車 PCB 生產效率驗證 SI 規范提升 30 倍，改善 DDR4 BGA 封裝 1.3dB 插入損耗 134%，提高 112G PAM4 系列隔離度 11dB1260%。

任何時候，客戶的最終目標都是實現最好的設計。值得一提的是， Optimality Intelligent System Explorer 通過 AI 加速系統優化效率，在多個案例中取得了驚人成果，得到了頂級客戶的認可。