概述
AD9522-2提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且片內(nèi)集成鎖相環(huán)（PLL）和電壓控制振蕩器（VCO）。片內(nèi)VCO的調(diào)諧頻率范圍為2.02 GHz至2.335 GHz。也可以使用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。
數(shù)據(jù)表：*附件：AD9522-2 12路LVDS 24路CMOS輸出時鐘發(fā)生器技術手冊.pdf

AD9522串行接口支持SPI和I^2^C?端口。封裝內(nèi)EEPROM可以通過串行接口進行編程，存儲用于上電和芯片復位的用戶定義寄存器設置。

AD9522具有12路LVDS輸出（分為四組）。任一路800 MHz LVDS輸出均可重新配置為兩路250 MHz CMOS輸出。

每組輸出均具有一個分頻器，其分頻比（從1至32）和相位（粗調(diào)延遲）均可以設置。

AD9522提供64引腳LFCSP封裝，可以采用3.3 V單電源供電。外部VCO的工作電壓最高可達5.5 V。

AD9522的額定工作溫度范圍為?40°C至+85°C標準工業(yè)溫度范圍。

AD9520-2是AD9522-2的等效產(chǎn)品，采用LVPECL/CMOS驅動器而非LVDS/CMOS驅動器。

應用

• 低抖動、低相位噪聲時鐘分配
• SONET、10Ge、10G FC和其它10 Gbps協(xié)議的時鐘產(chǎn)生和轉換
• 前向糾錯（G.710）
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發(fā)器
• 自動測試設備（ATE）和高性能儀器儀表
• 寬帶基礎設施

特性

• 低相位噪聲、鎖相環(huán)（PLL）
• 片內(nèi)VCO的調(diào)諧頻率范圍為2.02 GHz至2.335 GHz
• 支持最高2.4 GHz的外部3.3 V/5 V VCO/VCXO
• 1路差分或2路單端基準輸入
• 支持最高250 MHz的CMOS、LVPECL或LVDS基準
• 基準輸入接受16.62 MHz至33.3 MHz晶振
• 可選基準時鐘倍頻器
• 欲了解更多特性，請參考數(shù)據(jù)手冊

框圖

時序圖

引腳配置描述

典型性能特征

AD9522集成了片上鎖相環(huán)（PLL）和片上壓控振蕩器（VCO）。PLL模塊可與片上VCO配合使用，以創(chuàng)建完整的相位鎖定環(huán)路，也可與外部VCO或VCXO配合使用。PLL需要一個外部環(huán)路濾波器，該濾波器通常由少量電容和電阻組成。濾波器組件的配置決定了工作PLL的環(huán)路帶寬和穩(wěn)定性。

AD9522 PLL對于從已調(diào)節(jié)頻率生成時鐘頻率非常有用。這包括參考頻率的轉換，以匹配更高頻率，以便進行后續(xù)分頻和分配。此外，PLL可用于在干凈的參考上清除抖動和相位噪聲。AD9522 PLL參數(shù)的精確選擇取決于噪聲和參考雜散方面的具體應用。AD9522 PLL的靈活性和深度使其能夠針對多種不同應用和信號環(huán)境進行定制。

PLL配置

AD9522允許對PLL進行靈活配置，以適應各種參考頻率、PFD比較頻率、VCO頻率、內(nèi)部或外部VCO/VCXO，以及環(huán)路動態(tài)特性。這通過對R分頻器、N分頻器、PFD極性（僅適用于外部VCO/VCXO）、反沖脈沖寬度、電荷泵電流、內(nèi)部VCO或外部VCO/VCXO的各種設置，以及環(huán)路帶寬來實現(xiàn)。這些設置可通過可編程寄存器進行管理（見表49和表53），并通過外部環(huán)路濾波器的設計來實現(xiàn)。

成功的PLL操作和令人滿意的PLL環(huán)路性能在很大程度上取決于PLL設置的正確配置，以及外部環(huán)路濾波器的設計對PLL操作的適配性。

ADIsimCLK是一款免費程序，可幫助設計和探索AD9522的功能，包括PLL環(huán)路濾波器的設計。UG - 077是AD9522評估軟件用戶指南，可幫助用戶在確定所需配置時輕松設置正確的寄存器值。相關資源可在www.analog.com/clocks獲取。

鑒頻鑒相器（PFD）

PFD接收來自R分頻器和N分頻器的輸入，并產(chǎn)生與兩者之間相位和頻率差成比例的輸出。PFD包括一個可編程延遲元件，用于控制脈沖寬度抗沖激。此脈沖可確保PFD傳輸函數(shù)中無死區(qū)，并將相位噪聲最小化到參考頻率。反沖脈沖寬度由寄存器0x017[1:0]設置。

一個重要的限制是要保持PFD允許輸入頻率的最小值和最大值。最小值是反沖脈沖設置的函數(shù)，如規(guī)格中的鑒頻鑒相器（PFD）參數(shù)表2所示。

電荷泵（CP）

電荷泵由PFD控制。PFD監(jiān)測其兩個輸入之間的相位和頻率關系，并指示CP根據(jù)需要對積分節(jié)點（或泵浦濾波器）進行充電或放電。積分和濾波后的CP電流被轉換為電壓，驅動VCO的調(diào)諧節(jié)點（或外部VCO的LF引腳，用于改變VCO頻率）。CP電流可通過寄存器0x010[3:2]進行設置（允許保持模式），對于正常操作（嘗試鎖定PLL環(huán)路）、上電或下電（測試模式），CP電流是可編程的，以8個步長（標稱值為0.6 mA至4.8 mA）進行調(diào)整。CP電流的精確值由CPRSET電阻設置，并使用以下公式計算：