概述
ADF4360-9是一款集成電壓控制振蕩器(VCO)的整數N分頻頻率合成器，中心頻率由外部電感設置，VCO頻率范圍為65 MHz至400 MHz。

附加的分頻器級可以對VCO信號進行分頻。CMOS電平輸出相當于經過2到31之間的整數值分頻的VCO信號。如果需要，此分頻信號可以進一步進行二分頻處理。

所有片內寄存器均通過簡單的三線式接口進行控制。該器件采用3.0 V至3.6 V電源供電，不用時可以關斷。
數據表：*附件：ADF4360-9集成VCO的時鐘發生器PLL技術手冊.pdf

應用

• 系統時鐘產生
• 測試設備
• 無線局域網(LAN)
• 有線電視設備

特性

• 主輸出頻率范圍：65 MHz至400 MHz
• 輔助分頻器值為2至31，輸出范圍為1.1 MHz至200 MHz
• 3.0 V至3.6 V電源供電
• 1.8 V邏輯兼容
• 整數N分頻頻率合成器
• 可編程輸出功率水平
• 三線式串行接口
• 數字鎖定檢測
• 軟件省電模式

框圖

時序特征

引腳配置描述

典型性能特征

電路描述

參考輸入部分

參考輸入級如圖16所示。SW1和SW2通常為閉合開關，SW3通常為斷開開關。當啟動掉電模式時，SW3閉合，SW1和SW2斷開。這確保了在掉電期間**REF_{IN}**引腳不會產生負載。

N計數器

CMOS N計數器可在鎖相環（PLL）反饋計數器中實現寬范圍的分頻比。當壓控振蕩器（VCO）輸出頻率為400MHz或更低時，該計數器可正常工作，以避免混疊，此時它也被稱為B計數器。它能夠生成僅以參考頻率除以R為間隔的輸出頻率。VCO頻率公式為：

其中：

• **f_{VCO}**是VCO的輸出頻率。
• B是13位二進制計數器的預設分頻比（3至8191 ）。
• **f_{REF_{IN}}**是外部參考頻率。
• R是VCO分頻比。

R計數器

14位R計數器可對輸入參考頻率進行分頻，以產生鑒頻鑒相器（PFD）的參考時鐘。允許的分頻比范圍為1至16,383。

鑒頻鑒相器（PFD）和電荷泵

PFD對R計數器和N計數器（N = B）進行計數，并輸出與兩個計數器之間的相位和頻率差成比例的信號。圖17是PFD的簡化示意圖。

PFD包含一個可編程延遲元件，用于控制抗鋸齒脈沖的寬度。此脈沖可確保PFD轉換功能中不存在死區，并將相位噪聲和參考雜散降至最低。R計數器中的兩位（ABP2和ABP1，見圖25）用于控制脈沖寬度。

鎖定檢測

LD引腳輸出鎖定檢測信號。數字鎖定檢測為高電平有效。當R計數器中的鎖定檢測精度（LDP）鎖存器設為0，且在連續三個鑒相器周期內相位誤差小于15ns時，鎖定檢測信號置為高電平。

當LDP設為1時，連續五個周期內相位誤差小于15ns可確定鎖定狀態。鎖定檢測信號將保持高電平，直到在后續鑒相器周期中檢測到相位誤差大于25ns。

輸入移位寄存器

ADF4360 - 9的數字部分包括一個24位輸入移位寄存器、一個14位R計數器和一個18位N計數器，其中N計數器由一個5位A計數器和一個13位B計數器組成。數據在CLK的每個上升沿以最高有效位（MSB）優先的方式移入24位移位寄存器。數據在LE的上升沿鎖存到四個相關寄存器中。移位寄存器的復位鎖存器由控制位（C2、C1）決定。