概述
MAX5863超低功耗、高集成度模擬前端可理想用于便攜式通信設備，如手機、PDA、WLAN以及3G無線終端。MAX5863集成雙路8位接收ADC和雙路10位發送DAC，能以極低的功耗提供較高的動態性能。ADC的模擬I-Q輸入放大器為全差分結構，可接受1VP-P滿量程信號。I-Q通道的典型相位匹配為±0.03°，幅度匹配為±0.03dB。在fIN = 1.875MHz和fCLK = 7.5Msps時，ADC的SINAD為48.5dB，無雜散動態范圍(SFDR)為69dBc。DAC的模擬I-Q輸出為全差分結構，滿量程輸出為±400mV，共模電壓為1.4V。I-Q通道的典型相位匹配為±0.15°，增益匹配為±0.05dB。在fOUT = 620kHz和fCLK = 7.5MHz時，DAC具有雙路10位分辨率，SFDR為73dBc，SNR為61dB。

針對頻分復用(FDD)和時分復用(TDD)模式，ADC與DAC可同時或獨立工作。3線串行接口可控制關斷和收發器的工作模式。在ADC和DAC同時工作的收發器模式下，fCLK = 7.5Msps時功耗典型值為22.8mW。MAX5863具有內部1.024V電壓基準，在整個供電范圍與溫度范圍內保持穩定。MAX5863使用+2.7V至+3.3V模擬電源工作，可采用+1.8V至+3.3V數字I/O電源以保證邏輯兼容性。空閑模式下靜態電流為3.5mA，關斷模式下為1μA。MAX5863工作于擴展的-40°C至+85°C溫度范圍，提供48引腳薄型QFN封裝。
數據表：*附件：MAX5863超低功耗、寬動態范圍、7.5Msps模擬前端技術手冊.pdf

應用

• 3G無線終端
• 固定/移動寬帶無線調制解調器
• 窄帶/寬帶CDMA手機
• PDA

特性

• 集成雙路8位ADC與雙路10位DAC
• 超低功耗
  • fCLK = 7.5MHz時22.8mW (收發器模式)
  • fCLK = 5.2MHz時2.07mW (收發器模式)
  • 低電流空閑和關斷模式
• 優異的動態性能
  • fIN = 1.875MHz時SINAD為48.5dB (ADC)
  • fOUT = 620kHz時SFDR為73dBc (DAC)
• 優異的增益/相位匹配
  • fIN = 1.875MHz時±0.03°相位匹配，±0.03dB增益匹配(ADC)
• 內部/外部基準選擇
• +1.8V至+3.3V數字輸出電平(TTL/CMOS兼容)
• 為ADC/DAC提供并行數字輸入/輸出復用
• 微型48引腳薄型QFN封裝(7mm x 7mm)

框圖

電特性

引腳描述

應用信息

使用平衡 - 不平衡變壓器交流耦合

射頻變壓器（圖7）能為將單端信號源轉換為全差分信號提供極佳方案，有助于實現ADC的最優性能。將變壓器的中心抽頭連接到COM引腳，可為輸入提供VDD/2的直流電平轉換。可選用1:1變壓器，也可選擇升壓變壓器來降低驅動要求。一般而言，MAX5863在處理全差分輸入信號方面優于SPDR和THD信號，尤其是在較高的輸入頻率下。在差分模式下，由于兩個輸入端（IA+、IA - 、QA+、QA - ）相互平衡，偶次諧波較低，并且每個ADC輸入所需的信號擺幅僅為單端模式下的一半。圖8展示了一個利用射頻變壓器將MAX5863 DAC差分模擬輸出轉換為單端輸出的示例。

使用運算放大器耦合

當沒有平衡 - 不平衡變壓器可用時，可用運算放大器來驅動MAX5863的模數轉換器（ADC）。圖9和圖10展示了如何使用運算放大器來驅動交流耦合單端和直流耦合差分應用中的ADC。諸如MAX4354、MAX4454等放大器具備高速、高帶寬、低噪聲和低失真特性，可維持輸入信號的完整性。圖10中的電路也可用于數模轉換器（DAC）差分模擬輸出的接口，以提供增益或緩沖。DAC差分模擬輸出不能用于單端模式，因為其內部產生的共模電平為1.4 VDC 。此外，DAC模擬輸出的設計要求采用差分輸入級，且輸入阻抗需≥70 kΩ。如果需要單端輸出，可使用一個放大器來實現差分轉單端轉換，并選擇具有合適輸入共模電壓范圍的放大器。

頻分雙工（FDD）和時分雙工（TDD）模式

MAX5863可用于多種工作在FDD或TDD模式下的應用。在FDD模式下，MAX5863可用于Xcvr模式的應用，如WCDMA 3GPP（FDD）和4G技術。此外，MAX5863還可在Tx和Rx模式之間切換，適用于TD - SCDMA、WCDMA - 3GPP（TDD）、IEEE 802.11a/b/g和IEEE 802.16等TDD應用。

在FDD模式下，ADC和DAC同時工作。ADC總線和DAC總線相互隔離，且必須分別連接到18位并行總線（8位ADC和10位DAC）的數字基帶處理器。通過三線串行接口選擇Xcvr模式，并使用轉換時鐘來鎖存數據。在FDD模式下，當fCLK = 5.2MHz時，MAX5863的功耗為21mW 。這是ADC和DAC同時工作時的總功耗。

在TDD模式下，ADC和DAC獨立工作。ADC和DAC總線可連接在一起，形成一個10位并行總線，連接到數字基帶處理器。通過三線串行接口，在Rx模式下使能ADC，在Tx模式下使能DAC。在Rx模式下工作時，DAC不傳輸數據，其內核被禁用，ADC總線處于三態，這樣可消除任何不需要的寄生發射，防止總線競爭。在TDD模式下，當fCLK = 5.2MHz時，MAX5863在Rx模式下的功耗為14mW，Tx模式下DAC的功耗為5mW。