概述
AD9850是一款高度集成的器件，采用先進(jìn)的DDS技術(shù)，內(nèi)置一個高速、高性能數(shù)模轉(zhuǎn)換器和比較器，共同構(gòu)成完整的數(shù)字可編程頻率合成器和時鐘發(fā)生器。以精密時鐘源作為基準(zhǔn)時，AD9850能產(chǎn)生頻譜純凈的頻率/相位可編程、模擬輸出正弦波。該正弦波可以直接用作頻率源，或轉(zhuǎn)換為適合捷變時鐘發(fā)生器應(yīng)用的方波。AD9850的創(chuàng)新型高速DDS內(nèi)核提供一個32位頻率調(diào)諧字；對于125 MHz基準(zhǔn)時鐘輸入，輸出調(diào)諧分辨率可以達(dá)到0.0291 Hz。AD9850的電路架構(gòu)允許產(chǎn)生最高達(dá)到基準(zhǔn)時鐘頻率一半（或62.5 MHz）的輸出頻率，而且輸出頻率能以最高每秒2300萬新頻率的速率發(fā)生數(shù)字式改變（異步）。該器件還提供五位數(shù)字控制相位調(diào)制，使其輸出能夠以180°、90°、45°、22.5°、11.25°及其任意組合的增量發(fā)生相移。AD9850還內(nèi)置一個高速比較器，它經(jīng)過配置可以接受DAC的（外部）濾波輸出，以產(chǎn)生低抖動方波輸出，這樣該器件便可用作捷變時鐘發(fā)生器。

頻率調(diào)諧、控制和相位調(diào)制字均以并行字節(jié)或串行加載格式載入AD9850。并行加載格式由一個8位控制字（字節(jié)）的五次迭代加載組成，第一個字節(jié)控制相位調(diào)制、省電使能和加載格式，第二至第五個字節(jié)組成32位頻率調(diào)諧字。串行加載通過單個引腳上的40位串行數(shù)據(jù)流完成。AD9850完整DDS利用先進(jìn)的CMOS技術(shù)提供這一突破性功能與性能，而功耗僅155 mW（+3.3 V電源）。

AD9850采用節(jié)省空間的28引腳SSOP表面貼裝封裝，工作溫度范圍為–40°C至+85°C擴(kuò)展工業(yè)溫度范圍。
數(shù)據(jù)表：*附件：AD9850 CMOS、125 MHz完整DDS頻率合成器技術(shù)手冊.pdf
特性

• 125 MHz時鐘速率
• 片內(nèi)高性能DAC和高速比較器
• DAC SFDR > 50 dB (40 MHz AOUT)
• 32位頻率調(diào)諧字
• 簡化的控制接口：并行字節(jié)或串行加載格式
• 相位調(diào)制能力
• 3.3 V或5 V單電源供電
• 低功耗：380 mW（125 MHz，5 V）
  155 mW（100 MHz，3.3 V）
• 省電功能
• 超小型28引腳SSOP封裝

框圖

引腳配置描述

典型性能特征

工作原理與應(yīng)用

AD9850采用直接數(shù)字合成（DDS）技術(shù)，以數(shù)字控制振蕩器的形式，在10位高速數(shù)模轉(zhuǎn)換器的幫助下生成頻率/相位可調(diào)的正弦波。數(shù)模轉(zhuǎn)換器將數(shù)字波形轉(zhuǎn)換為模擬波形，片上高速比較器將模擬正弦波轉(zhuǎn)換為低電壓正射極耦合邏輯（LVTTL）/互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）兼容的方波輸出。DDS技術(shù)具有創(chuàng)新的電路架構(gòu)，可實現(xiàn)對輸出頻率的全數(shù)字控制，從而實現(xiàn)高分辨率的輸出頻率控制。AD9850允許輸出頻率分辨率達(dá)到0.0291Hz，基準(zhǔn)時鐘為125MHz時可實現(xiàn)相位連續(xù)變化。

圖4展示了配置為時鐘發(fā)生器的AD9850的基本功能框圖和信號流。

DDS電路本質(zhì)上是一個數(shù)字分頻器功能，其增量分辨率由參考時鐘除以調(diào)諧字中的位數(shù)確定。相位累加器是一個可變模計數(shù)器，它接收時鐘脈沖時存儲相位增量數(shù)。當(dāng)計數(shù)器溢出時，它會折返，使相位累加器的輸出連續(xù)。

頻率調(diào)諧字設(shè)置計數(shù)器的模數(shù)，這實際上決定了相位增量（Δ相位）的大小，即下一個時鐘脈沖時相位累加器的增加值。加法增量越大，輸出頻率越高，從而實現(xiàn)更高的輸出頻率。AD9850使用一種創(chuàng)新的專有算法，將數(shù)學(xué)上精確的14位截斷值轉(zhuǎn)換為近似余弦值。這種獨特的算法利用了簡化的只讀存儲器（ROM）查找表和數(shù)字信號處理器（DSP）技術(shù)來執(zhí)行此功能，有助于將AD9850的尺寸和功耗降至最低。AD9850的輸出頻率、參考時鐘和調(diào)諧字之間的關(guān)系由以下公式確定：

其中：

• ΔPhase是32位調(diào)諧字的值。
• f_{CLKIN} 是輸入?yún)⒖紩r鐘頻率，單位為MHz。
• f_{OUT} 是輸出頻率，單位為MHz。

DDS模塊的數(shù)字正弦波輸出驅(qū)動內(nèi)部10位高速數(shù)模轉(zhuǎn)換器，該轉(zhuǎn)換器將正弦波重構(gòu)為模擬波形。這種DDS具有優(yōu)化的動態(tài)性能和低雜散能量，體現(xiàn)為AD9850的低抖動性能。