概述
ADuCM410 是一款完全集成的單封裝套件，包括高性能模擬外設(shè)套件和數(shù)字外設(shè)套件（由 160MHz Arm^?^ Cortex-M33 處理器控制）以及用于數(shù)字碼和數(shù)據(jù)的集成閃存。
數(shù)據(jù)表：*附件：ADUCM410具有MDIO接口的16位模擬輸入 輸出、Arm Cortex-M33的精密模擬微控制器技術(shù)手冊(cè).pdf

ADuCM410 上的模數(shù)轉(zhuǎn)換器 (ADC) 使用多達(dá) 16 個(gè)輸入引腳提供 16 位、2 MSPS 數(shù)據(jù)采集，這些引腳可通過可編程增益放大器 (PGA) 或互阻抗放大器 (TIA) 進(jìn)行編程，用于電壓和電流測(cè)量，從而實(shí)現(xiàn)單端或差分操作。此外，還可以測(cè)量裸片溫度和電源電壓。

ADC 輸入電壓范圍為 0 V 至 VREF。提供了一種時(shí)序控制器，使用戶可以選擇一組要按時(shí)序測(cè)量的 ADC 通道，而無(wú)需在時(shí)序期間進(jìn)行軟件干預(yù)。該時(shí)序可以選擇性地以用戶可選擇的速率自動(dòng)重復(fù)。

多達(dá) 12 個(gè)通道的 12 位電壓數(shù)模轉(zhuǎn)換器 (VDAC) 提供了支持輸出的緩沖區(qū)。

ADuCM410 可進(jìn)行配置，以便數(shù)字和模擬輸出通過看門狗或軟件復(fù)位時(shí)序保持其輸出電壓。因此，即使在 ADuCM410 自行復(fù)位時(shí)，產(chǎn)品也可以保持功能。

ADuCM410 具有低功耗 ARM Cortex-M33 處理器和 32 位精簡(jiǎn)指令集計(jì)算機(jī) (RISC) 機(jī)器，通過浮點(diǎn)單元 (FPU) 提供高達(dá) 240 MIPS 的峰值性能。還集成了 2× 512 kB 閃存/EE 存儲(chǔ)器和128 kB 靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)—兩者都具有單比特錯(cuò)誤校正 (SEC) 和雙比特錯(cuò)誤檢測(cè) (DED)、錯(cuò)誤檢查和糾正 (ECC)。閃存包含兩個(gè)獨(dú)立的 512 kB 模塊支持一個(gè)閃存模塊執(zhí)行程序，同時(shí)另一個(gè)閃存模塊進(jìn)行寫入/擦除操作。

ADuCM410 采用片內(nèi)振蕩器工作，鎖相環(huán)頻率為 160 MHz。該時(shí)鐘可以選擇性地進(jìn)行分頻，以降低功耗。可以通過 ADuCM410 軟件設(shè)置其他低功耗模式。

該套件包括一個(gè)管理數(shù)據(jù)輸入/輸出 (MDIO) 接口，能夠以高達(dá) 10 MHz 的頻率運(yùn)行。 通過合并物理地址 (PHYADR) 和設(shè)備地址 (DEVAD) 硬件比較器，可以簡(jiǎn)化用戶編程。不可擦除內(nèi)核數(shù)字碼與用戶閃存中的標(biāo)志相結(jié)合，使用戶數(shù)字碼在兩個(gè)獨(dú)立的硬件閃存塊之間可靠地切換。

ADuCM410 集成了一系列片內(nèi)外設(shè)，可以在應(yīng)用中根據(jù)需要在軟件控制下進(jìn)行配置。這些外設(shè)包括 2× 個(gè)通用異步接收器變送器 (UART)、3× 個(gè) I^2^C 和 3× 個(gè)串行外設(shè)接口 (SPI) 串行輸入/輸出通信控制器、通用輸入/輸出 (GPIOs)、32 單元可編程邏輯陣列 (PLAs)、5 個(gè)通用定時(shí)器、一個(gè)喚醒定時(shí)器 (WUT) 和一個(gè)系統(tǒng)看門狗定時(shí)器 (WDT)。還提供了具有八個(gè) 16 位脈寬調(diào)制輸出通道 (PWM)。

GPIO 引腳 (Px.x) 在高阻抗輸入模式下上電。在輸出模式下，軟件在開漏模式和推挽模式之間進(jìn)行選擇。上拉和下拉電阻可以通過軟件禁用和啟用。GPIO 引腳可以根據(jù) IOVDDx 引腳配置不同的電壓電平，如 3.3 V、1.8 V 和 1.2 V。在 GPIO 輸出模式下，可以保持輸入使能以監(jiān)控 GPIO 引腳。GPIO 引腳也可編程設(shè)置為數(shù)字或模擬外設(shè)信號(hào)，在這種情況下，引腳特性需滿足特 定要求。

Arm Cortex-M3 處理器具有大量的配套生態(tài)系統(tǒng)，通過 Arm 串行線調(diào)試端口訪問，使 ADuCM410 的產(chǎn)品調(diào)試更輕松。片內(nèi)工廠固件支持通 過 MDIO 或 I2C 進(jìn)行在線串行下載。這些特性都集成在一個(gè)支持此精密模擬微控制器的低成本開發(fā)系統(tǒng)中。

請(qǐng)注意，在本數(shù)據(jù)手冊(cè)全文中，多功能引腳（例如 VDAC7/P4.2）可能使用引腳全稱或引腳的單一功能指代，例如 P4.2（如果僅與該功能相關(guān)時(shí)）。

應(yīng)用

• 光纖網(wǎng)絡(luò) 100 Gbps/200 Gbps/400 Gbps 和更高頻率模塊
• 工業(yè)控制
• 自動(dòng)化
• 儀器儀表系統(tǒng)

特性

• 模擬輸入/輸出
  • 多通道，16-位，2 MSPS ADC
    • 高達(dá) 16 個(gè)外部通道
    • 片內(nèi)裸片溫度監(jiān)視器
    • 4 個(gè)電源監(jiān)視器通道
    • 4 個(gè)支持電壓和電流測(cè)量的 PGA/TIA 通道
    • 差分和單端模式
    • 0 V 至 VREF 模擬輸入范圍
  • 12 位電壓輸出 DACs
  • 8× 0 V 至 2.5 V， 1 kΩ 加載
  • 4× 0 V 至 2.5 V， 2.5 kΩ 加載
  • 片內(nèi)低漂移 1.2 V 或 2.5 V 基準(zhǔn)電壓源
  • 緩沖 1.25 V 或 2.5 V 輸出
  • 4 個(gè)電壓比較器
• 微控制器
• 32 位 Arm Cortex-M33 內(nèi)核，32 位 RISC 架構(gòu)，F(xiàn)PU
• 串行線端口支持?jǐn)?shù)字碼下載和調(diào)試
• 存儲(chǔ)器
• 2× 512 kB 獨(dú)立閃存/EE 存儲(chǔ)器
• 10,000 次循環(huán)閃存/EE 耐久性
• 10 年閃存/EE 保留 (Tj=125C)
• 20 年閃存/EE 保留 (Tj=85C)
• 具有 ECC 的 128 kB SRAM
• 軟件觸發(fā)，通過 MDIO 或 I^2^C 進(jìn)行電路內(nèi)可重編程
• 時(shí)鐘選項(xiàng)：
  • 16 MHz 片內(nèi)振蕩器
  • 具有可編程分頻器的 160 MHz PLL 輸出
  • 外部時(shí)鐘脈沖源
• 片內(nèi)外設(shè)
• 2× UART， 3× SPI， 3× I2^2^C 串行輸入/輸出
• 多電平電壓（3.3 V，1.8 V，1.2 V）GPIOs
• 頻率高達(dá) 10 MHz 的 MDIO 從機(jī)
• 5×通用定時(shí)器
• 喚醒定時(shí)器 (WUTs)
• 監(jiān)控定時(shí)器 (WDTs)
• 32 元素 PLA
• 16 位 PWM
• 10 個(gè)外部中斷
• 電源
• 多種電源：電壓 DAC 和 ADC 為 3.3 V，數(shù)字輸入/輸出為 3.3 V、1.8 V 或 1.2 V
• 低功率應(yīng)用的操作模式
• 封裝和溫度范圍
• 5 mm × 5 mm， 81球 CSP_BGA 和 3.46 mm × 3.46 mm 64 球 WLCSP
• BGA 封裝使用 ULA 模塑化合物
• 完全指定在 ?40°C 至 +105°C 環(huán)境中運(yùn)行
• 工具
• 低成本快速啟動(dòng)開發(fā)系統(tǒng)
• 完全第三方支持

框圖

典型性能特征

引腳配置描述

應(yīng)用信息

電源供應(yīng)

ADuCM410的工作電源電壓范圍為：AVDD和IOVDD0為2.85 V至3.6 V ；IOVDD1可以是1.2 V、1.8 V，或者與IOVDD0相同；DVDD范圍是1.8 V至3.6 V。獨(dú)立的模擬（AVDD）和數(shù)字電源引腳（IOVDD1和DVDD）可使AVDD在數(shù)字信號(hào)常出現(xiàn)噪聲尖峰的系統(tǒng)中保持相對(duì)穩(wěn)定。在此模式下，ADuCM410也可采用分離電源供電，即該器件的每個(gè)電源可使用不同電壓電平（見表1 ）。典型的分離電源配置如圖16所示。

作為提供兩個(gè)獨(dú)立電源的替代方案，用戶可在AVDD上放置小串聯(lián)電阻和/或鐵氧體磁珠來降低AVDD上的噪聲，然后將模擬電源與AVDD和DVDD分別接地。此配置示例如圖17所示。在這種配置中，其他模擬電路（如運(yùn)算放大器和電壓基準(zhǔn)）也可從AVDD電源線路供電。

在圖16和圖17中，一個(gè)大容量（10 μF）儲(chǔ)能電容連接到DVDD，一個(gè)單獨(dú)的10 μF電容連接到AVDD。此外，在芯片上的每個(gè)AVDD、IOVDD0、IOVDD1和DVDD引腳附近放置本地小容量（0.1 μF）電容。應(yīng)包括圖中所示的所有電容，并確保較小的電容盡可能靠近每個(gè)電源引腳，且走線長(zhǎng)度最短。將這些電容的接地端直接連接到底層接地層。

ADuCM410上的模擬和數(shù)字接地引腳必須始終參考同一系統(tǒng)接地參考點(diǎn)。

上電要求

圖18和圖19分別顯示了DVDD和AVDD的上電要求。圖20顯示了如果P2.3/BMP/PLA10引腳沒有外部上拉時(shí)，IOVDD0的上電要求。

使用電容對(duì)電源和穩(wěn)壓器進(jìn)行充分去耦，這些電容連接在AVDD_REG、DVDD_REG和IOVDDx引腳及其相關(guān)的接地引腳（AGND和DGND）之間。表12和表13指出哪些接地引腳與哪些電源引腳配對(duì)。