概述
ADIN1110是一款面向工業以太網應用的超低功耗單端口10BASE-T1L收發器，符合IEEE^?^ 802.3cg-2019 ^?^ 以太網標準，支持長程10 Mb/s單對以太網(SPE)應用。ADIN1110具有集成的媒體訪問控制(MAC)接口，可通過4線式串行外設接口(SPI)與各種主機控制器直接連接。該SPI可使用低功耗處理器，無需集成MAC，整體系統級功耗非常低。SPI可以配置為使用OPEN聯盟SPI協議或通用SPI協議。

ADIN1110支持可編程發射電平、外部端接電阻和獨立的接收和發送引腳，適合各種本質安全應用。

ADIN1110集成電壓電源監控和上電復位(POR)電路，可提高系統級魯棒性。

ADIN1110采用40引腳、6 mm × 6 mm引腳架構芯片級封裝(LFCSP)。
數據表：*附件：ADIN1110可靠的工業低功耗10BASE-T1L 以太網 MAC-PHY技術手冊.pdf

應用

• 現場儀器儀表
• 樓宇自動化和消防安全
• 工廠自動化
• 邊緣傳感器和執行器
• 狀態監控和機器連接
  特性
• 符合10BASE-T1L IEEE 802.3cg-2019標準要求
• 電纜延伸范圍高達1700 m，支持1.0 V/2.4 V
• 集成SPI的MAC
  • 支持OPEN Alliance 10BASE-T1x MAC-PHY串行接口
  • 16個MAC地址過濾器
  • 帶28 kB緩沖器的高低優先級隊列
  • 直通或存儲轉發操作
  • 支持IEEE 1588時間戳
  • 統計計數器
• 低功耗：42 mW（雙電源，1.0 V p-p）
• 診斷
  • 具有TDR的電纜故障檢測
  • 具有MSE的鏈路質量指示器
  • 幀生成器和檢查器
  • 多種環回模式
  • IEEE測試模式支持
• 支持1.0 V p-p和2.4 V p-p發送電平
• 4針MDI（RXN、RXP、TXN和TXP）
• 適合本質安全應用
• 外部端接電阻
• 自動協商
• 25 MHz晶振或外部時鐘輸入
• 電磁兼容性(EMC)測試標準
  • IEC 61000-4-4電快速瞬變(±4 kV)
  • IEC 61000-4-2 ESD（±4 kV接觸放電）
  • IEC 61000-4-2 ESD（±8 kV空氣放電）
  • IEC 61000-4-6傳導抗擾度(10 V/m)
  • IEC 61000-4-5浪涌(±4 kV)
  • IEC 61000-4-3輻射抗擾度（A類）
  • EN55032輻射發射（B類）
• 小型封裝：40引腳(6 mm × 6 mm) LFCSP封裝
• 溫度范圍
  • 工業：?40°C至+85°C
  • 擴展范圍：?40°C至+105°C

框圖

時序特征

引腳配置描述

典型性能特征

工作原理

• D1、D2：低電容（<5pF）、低電壓（擊穿電壓≥3.3V）的瞬態電壓抑制器（TVS）保護元件。
• C1、C2：0.22μF、60V電容。若變壓器電感為350μH，則C1和C2可能需增至0.47μF（以符合IEEE 802.3的壓降規格）。
• R7、R8：可選電阻，防止電容C1和C2上出現充電。阻值范圍為100kΩ至1MΩ 。
• C3、C4：47pF ± 100pF、±5%容差電容。
• D3：低電容（≤100pF）的TVS保護元件。TVS具有低電容至關重要，因為變壓器會產生漏電感。
• L1：變壓器漏感。必須能在100kHz至20MHz頻率范圍內工作，電感值>350μH 。
• L2：共模電感，≥220μH，低漏電感<0.5μH 。
• L3：功率電感，用于高級物理層（APL）器件和非APL器件的電源耦合。APL：差分電感值為880μH，壓降為10% 。推薦使用>220μH的耦合電感（兩個電感在同一磁芯上），或兩個>440μH的獨立電感。非APL：差分電感值為160μH，最大壓降約為25% 。推薦使用>47μH的耦合電感（兩個電感在同一磁芯上），或兩個>100μH的獨立電感。
  注：若在MDI傳輸線上存在隔離變壓器，變壓器電感與功率電感的總差分電感的并聯組合必須大于160μH 。

復位操作

ADN1110支持以下芯片復位方式：

• 上電復位
• 硬件復位
• 軟件復位
• MAC子系統復位
• PHY子系統復位

所有這些復位操作會使ADN1110（包括PHY內核和MAC）進入已知狀態。只要MAC復位，SDO引腳就會被拉低，TS_TIMER引腳就會被驅動為低電平狀態。

上電復位

ADN1110內置電源監測電路，用于監測所有電源。上電期間，ADN1110處于硬件復位狀態，直到每個電源都超過其最小上升閾值電壓且電源狀態良好。

POR模塊通過監測電源實現欠壓保護。若一個或多個電源降至最小檢測閾值以下，發生欠壓檢測時，器件將保持硬件復位狀態，直到電源恢復正常。

硬件復位

硬件復位可由上電復位電路觸發，或通過將RESET引腳拉低來實現。該引腳需至少保持低電平10μs 。此引腳上集成了0.3μs的去抖電路，以濾除短脈沖。

當RESET引腳解除置位時，所有輸入/輸出（I/O）引腳保持高阻態，硬件配置引腳被鎖存，I/O模式根據其功能模式進行配置。當所有外部和內部電源均有效且穩定，晶體振蕩器電路啟用，晶體啟動并穩定，鎖相環（PLL）啟用后，大約50ms（最長）后，RESET引腳的去置位信號生效，內部時鐘有效，內部邏輯從復位狀態釋放，所有管理接口寄存器均可訪問，從而可對器件進行編程。

軟件復位

通過向芯片復位軟件復位寄存器寫入1來啟動全芯片軟件復位。