隨著配電網(wǎng)功能的不斷擴(kuò)展和升級(jí)，傳統(tǒng)的單片機(jī)方案已經(jīng)無(wú)法滿足FTU（饋線終端單元）對(duì)高性能、多任務(wù)處理的需求。多核異構(gòu)處理器通過(guò)集成不同架構(gòu)的處理核心，能夠同時(shí)處理如模擬量采集、保護(hù)邏輯運(yùn)算等實(shí)時(shí)性要求高的任務(wù)，以及如多通信接口管理、加密解密等非實(shí)時(shí)性交互任務(wù)，從而顯著提升FTU的整體性能和處理能力。

1、FET3506J-S核心板在FTU中的適配性

飛凌嵌入式基于瑞芯微RK3506J處理器設(shè)計(jì)開(kāi)發(fā)的FET3506J-S核心板，采用3*Cortex-A7+1*Cortex-M0的多核異構(gòu)架構(gòu)；滿載運(yùn)行實(shí)測(cè)功耗僅0.7W，滿載運(yùn)行且無(wú)需任何散熱處理即可應(yīng)對(duì)+85℃的高溫環(huán)境；并且有著強(qiáng)大的軟件兼容性和靈活的系統(tǒng)架構(gòu)，支持Linux 6.1、AMP架構(gòu)以及Linux RT等多種軟件生態(tài)。以上特性使這款FET3506J-S核心板成為了電力FTU理想的主控選型方案，接下來(lái)我們展開(kāi)說(shuō)說(shuō)。

01、實(shí)時(shí)方案: AP 或 MCU

飛凌嵌入式FET3506J-S核心板支持兩種實(shí)時(shí)方案，即AP+MCU模式和AP+AP模式，兩種模式各有相應(yīng)的特點(diǎn)，適用于不同的應(yīng)用領(lǐng)域。

① AP+MCU系統(tǒng)架構(gòu)

在瑞芯微的多核異構(gòu)系統(tǒng)中，AP+MCU系統(tǒng)架構(gòu)為L(zhǎng)inux+MCU RTOS/Bare-metal。運(yùn)行LinuxAP處理器核心作為主核（Master Core）。運(yùn)行RTOS/Bare-metal的MCU處理器核心作為從核（Remote Core）。主核負(fù)責(zé)整個(gè)多核異構(gòu)系統(tǒng)中共享資源的劃分和管理，并運(yùn)行主站服務(wù)程序。

但RK3506J實(shí)時(shí)核（Cortex-M0）的主頻只有200MHz，且無(wú)法訪問(wèn)硬件浮點(diǎn)單元(FPU)，在應(yīng)對(duì)復(fù)雜實(shí)時(shí)計(jì)算時(shí)，計(jì)算性能存在顯著瓶頸。適用于一些簡(jiǎn)單控制的應(yīng)用領(lǐng)域。FTU類(lèi)似的保護(hù)測(cè)控類(lèi)產(chǎn)品一般使用AP+AP實(shí)時(shí)方案。在此背景下，AMP（Asymmetric Multi-Processing）架構(gòu)已成為主流解決方案。

② AP+AP系統(tǒng)架構(gòu)

在瑞芯微多核異構(gòu)系統(tǒng)中，AP+AP系統(tǒng)架構(gòu)為L(zhǎng)inux+RTOS/Bare-metal兩種。在Linux+RTOS/Bare-metal系統(tǒng)架構(gòu)中，運(yùn)行Linux的處理器核心作為主核（MasterCore）。運(yùn)行RTOS/Bare-metal 的處理器核心作為從核（Remote Core）。主核負(fù)責(zé)整個(gè)多核異構(gòu)系統(tǒng)中共享資源的劃分和管理，并運(yùn)行主站服務(wù)程序。

在該方案中，系統(tǒng)將CPU2核心配置為實(shí)時(shí)核。CPU0和CPU1依舊運(yùn)行Linux系統(tǒng)，憑借Cortex-A7的1.5GHz高主頻，能調(diào)用硬浮點(diǎn)單元加速等特性，在處理諸如高精度采樣、實(shí)時(shí)計(jì)算、故障檢測(cè)等對(duì)實(shí)時(shí)性要求嚴(yán)苛的任務(wù)時(shí)，能大幅降低任務(wù)響應(yīng)延遲，提升系統(tǒng)整體的實(shí)時(shí)處理效能 ，確保系統(tǒng)對(duì)關(guān)鍵事件的快速響應(yīng)與穩(wěn)定運(yùn)行。

02、實(shí)時(shí)AP核接口資源

2、FTU方案資源框圖

01、實(shí)時(shí)A核

北斗定位、實(shí)時(shí)時(shí)鐘、多路模擬量采集、FFT運(yùn)算、保護(hù)邏輯、故障處理及錄波等高實(shí)時(shí)性任務(wù)由實(shí)時(shí)A核承載。該核心可同步處理多間隔單元的實(shí)時(shí)業(yè)務(wù)：通過(guò)50MHz SPI總線實(shí)現(xiàn)多路AD7616高速采樣，動(dòng)態(tài)配置DDR存儲(chǔ)空間適配不同周期錄波需求，并利用RPMsg雙核通信機(jī)制將錄波數(shù)據(jù)高效傳輸至管理核心生成標(biāo)準(zhǔn)化文件。

02、管理A核

管理A核集成多類(lèi)型通信接口，可同時(shí)完成：

① 傳感器數(shù)據(jù)協(xié)議適配與接入管理；

② 按IEC101/IEC104標(biāo)準(zhǔn)對(duì)采集數(shù)據(jù)進(jìn)行加密處理，并通過(guò)專(zhuān)用通道向調(diào)度中心轉(zhuǎn)發(fā)規(guī)范報(bào)文。雙核通過(guò)共享內(nèi)存與消息隊(duì)列實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)流與控制指令的高效交互。

3、應(yīng)用實(shí)例

01、SPI數(shù)據(jù)收發(fā)

本案例為SPI回環(huán)測(cè)試，將SPI的MOSI和MISO兩個(gè)引腳短接進(jìn)行數(shù)據(jù)收發(fā)。

① 功能介紹

② 效果展現(xiàn)

SPI的發(fā)送和接收FIFO均為64個(gè)，在底層hal庫(kù)程序中，當(dāng)數(shù)據(jù)長(zhǎng)度被64整除時(shí)，采用DMA方式，否則采用CPU中斷模式。通過(guò)此demo，展示了SPI的中端和DMA兩種使用方法，設(shè)置SPI速率為50M全雙工，案例中讀或?qū)懫骄鶄鬏斔俾蕿?5.59Mbit/s，接近理論帶寬。

傳輸效果：

02、GOOSE

本案例采用GMAC0發(fā)送Goose數(shù)據(jù)包測(cè)試。

① 功能介紹

②效果展現(xiàn)

測(cè)試方法：采用單片機(jī)進(jìn)行接收，接收完成后將GPIO進(jìn)行反轉(zhuǎn)，使用示波器測(cè)量GPIO波形。實(shí)測(cè)64字節(jié)數(shù)據(jù)，用時(shí)7μs，接近百兆理論帶寬。

03、核間通信RPMsg

① 標(biāo)準(zhǔn)框架

瑞芯微為多核異構(gòu)系統(tǒng)設(shè)計(jì)了RPMsg通信框架：Linux內(nèi)核采用標(biāo)準(zhǔn)RPMsg，RTOS/Bare-metal使用輕量化RPMsg-Lite，作為AMP系統(tǒng)核間通信的標(biāo)準(zhǔn)化二進(jìn)制接口。

該協(xié)議基于VirtIo虛擬化IO架構(gòu)（同虛擬網(wǎng)卡/虛擬磁盤(pán)等技術(shù)），通過(guò)VirtIo-Ring共享內(nèi)存機(jī)制實(shí)現(xiàn)數(shù)據(jù)傳輸，采用單向vring設(shè)計(jì)（vring0發(fā)數(shù)據(jù)、vring1收數(shù)據(jù)）配合vdev-buffer緩沖區(qū)。

整體框架由核間中斷及vring0、vring1、vdev-buffer三段共享內(nèi)存區(qū)域構(gòu)成。

② 通信流程

在RPMsg中，主-從核心通過(guò)中斷和共享內(nèi)存的方式進(jìn)行通信，內(nèi)存的管理由主核負(fù)責(zé)，在每個(gè)通信方向上都有USED和AVAIL兩個(gè)緩沖區(qū)，這兩個(gè)緩沖區(qū)可以按照RPMsg的消息格式分成一塊一塊，由這些內(nèi)存塊可以鏈接成一個(gè)環(huán)。

因此當(dāng)主核（Master Core）和從核（Reomte Core）進(jìn)行通信時(shí)：

1. Master Core發(fā)送時(shí)，從vring0(USED)中取得一塊 buffer，再將消息按照RPMsg協(xié)議填充；

2. 將處理好的內(nèi)存 buffer 鏈接到 ving1(AVAIL)；

3. 觸發(fā)中斷通知 Remote Core 有數(shù)據(jù)處理待處理。

當(dāng)從核需要和主核進(jìn)行通信時(shí)：

1. 從核根據(jù)隊(duì)列從 vring1(AVAIL) 中取得一塊 buffer，再將消息按照 RPMsg 協(xié)議填充；

2. 將處理好的內(nèi)存 buffer 鏈接到 ving0(USED)；

3. 觸發(fā)中斷通知 Master Core 有數(shù)據(jù)處理待處理。

完成消息傳遞后，釋放使用的 buffer，并等待下一筆數(shù)據(jù)發(fā)送。從核發(fā)送時(shí)，與主核發(fā)送流程相反。通信過(guò)程中的共享數(shù)據(jù)放在 vdev buffer 中。

RPMsg 每次發(fā)送的最大數(shù)據(jù)長(zhǎng)度取決于 payload 長(zhǎng)度，這個(gè)長(zhǎng)度在SDK中默認(rèn)為 512 Bytes，由于 RPMsg還帶有16 Bytes的數(shù)據(jù)頭，因此一次性傳輸?shù)淖畲髷?shù)據(jù)量為 496 Bytes。

③ 效果展示

普通傳輸：乒乓示例

大數(shù)據(jù)傳輸：

在實(shí)際使用中采用原始RPMsg框架通信具有一定的局限性，默認(rèn)單次發(fā)送數(shù)據(jù)最大為496字節(jié)，如果傳輸1MB數(shù)據(jù)，需要發(fā)送1024*1024/496=2114次才可傳輸完成；且每次傳輸需要觸發(fā)兩次中斷，共計(jì)需要觸發(fā)4228次中斷，耗時(shí)1.05ms，綜合上面兩個(gè)因素可知，傳輸1MB數(shù)據(jù)時(shí)間大概為2.2s，且頻繁中斷占用CPU資源較多。

而飛凌嵌入式在RPMsg基礎(chǔ)上優(yōu)化了大數(shù)據(jù)傳輸?shù)男阅埽贔ET3506J-S核心板上的具體表現(xiàn)如下所示。傳輸6MB的數(shù)據(jù)，用時(shí)僅111ms，且僅需要觸發(fā)4次中斷，大大提高了傳輸效率，減少了對(duì)CPU資源的占用。

飛凌嵌入式FET3506J-S核心板在AMP異構(gòu)多核架構(gòu)下展現(xiàn)出卓越的通信性能，其雙系統(tǒng)間數(shù)據(jù)交互速率達(dá)到行業(yè)領(lǐng)先水平，為電力FTU（饋線終端裝置）應(yīng)用提供了高效可靠的核心支撐。該板卡采用工業(yè)級(jí)設(shè)計(jì)標(biāo)準(zhǔn)，工作溫寬覆蓋-40℃至+85℃嚴(yán)苛環(huán)境，配備的豐富功能接口（包括多路串口、以太網(wǎng)、CAN總線等）可全面滿足配電自動(dòng)化終端的多場(chǎng)景接入需求。憑借出色的通信效率、環(huán)境適應(yīng)性和接口擴(kuò)展能力，F(xiàn)ET3506J-S核心板已成為電力FTU設(shè)備主控方案的理想選擇，特別適用于對(duì)實(shí)時(shí)性和穩(wěn)定性要求極高的智能電網(wǎng)應(yīng)用場(chǎng)景。