概述
ADuM5010是一款集成隔離式DC/DC轉(zhuǎn)換器，基于ADI公司的iCoupler? 技術(shù)，能夠提供可在3.15 V和5.25 V之間調(diào)節(jié)的穩(wěn)壓隔離電源。輸入電源電壓可以略低于所需輸出，也可以遠(yuǎn)高于所需輸出。

利用iCoupler芯片級變壓器技術(shù)，能夠隔離邏輯信號和DC/DC轉(zhuǎn)換器的磁性元件。因此，可提供小尺寸、完全隔離的解決方案。
數(shù)據(jù)表：*附件：ADUM5010 2.5KV RMS隔離式DC DC轉(zhuǎn)換器技術(shù)手冊.pdf

應(yīng)用

• 電源啟動偏置和柵極驅(qū)動
• 隔離傳感器接口
• 工業(yè)PLC

特性

• isoPower 集成隔離式DC/DC轉(zhuǎn)換器
• 3.15 V或5.25 V調(diào)節(jié)輸出
• 最高150 mW輸出功率
• 20引腳SSOP封裝，爬電距離為5 mm
• 工作溫度最高可達(dá)：105℃
• 高共模瞬變抗擾度：>25 kV/μs
• 欲了解更多特性，請參考數(shù)據(jù)手冊

框圖

引腳配置描述

典型性能特征

應(yīng)用信息

ADuM5010的直流-直流轉(zhuǎn)換器部分基于與大多數(shù)現(xiàn)代電源類似的原理工作。它采用帶有隔離式脈沖寬度調(diào)制（PWM）反饋的分離控制器架構(gòu)。功率通過片上空氣芯變壓器傳輸?shù)酱渭墏?cè)，在次級側(cè)進(jìn)行整流，并根據(jù)外部分壓器（見公式1）提供的次級側(cè)電壓（V_{ISO}），將電壓調(diào)節(jié)在3.15V至5.25V之間。次級側(cè)（V_{ISO}）控制器通過創(chuàng)建PWM控制信號并將其發(fā)送到初級側(cè)的PWM轉(zhuǎn)換器來調(diào)節(jié)輸出。初級側(cè)通過專用的iCoupler數(shù)據(jù)通道對發(fā)送到次級側(cè)的功率進(jìn)行編碼。反饋可實(shí)現(xiàn)顯著更高的功率和效率。

其中：

• R1是**V_{SEL}和GND_{ISO}**之間的電阻。
• R2是**V_{SEL}和V_{ISO}**之間的電阻。

由于輸出電壓可連續(xù)調(diào)節(jié)，理論上存在無數(shù)種工作條件。本數(shù)據(jù)手冊的“規(guī)格”部分介紹了許多離散的輸入和輸出工作條件。“溫度”部分介紹了受支持的固定組合范圍。圖13通過在每個(gè)周期固定**V_{DD2}并降低輸入電壓，直到PWM占空比達(dá)到運(yùn)行所需的最小80%電壓，展示了最大電流與溫度的關(guān)系。例如，如果應(yīng)用在30mA時(shí)需要3.3V，圖15還展示了為何V_{DD1} = 3.3 text{V}輸入和V_{DD2} = 5 text{V}**配置不建議采用。即使在10mA輸出電流下，PWM也無法維持低于80%的占空比，無法為負(fù)載或溫度變化留出余量。

通常，ADuM5010的功耗約為17%；因此，20%的PWM裕量涵蓋了溫度變化。

ADuM5010在初級和次級側(cè)實(shí)現(xiàn)了欠壓鎖定（UVLO）及遲滯功能，同時(shí)也適用于**V_{DD2}**電源輸入的I/O引腳。此功能可防止因輸入電源噪聲或緩慢上電斜坡導(dǎo)致轉(zhuǎn)換器出現(xiàn)誤振蕩。

印刷電路板布局

ADuM5010數(shù)字隔離器集成了0.15W功率的直流-直流轉(zhuǎn)換器，用于邏輯接口，無需外部接口電路。電源去耦需要低等效串聯(lián)電阻（ESR）電容，由于芯片焊盤有限，建議盡可能靠近芯片放置電容。電源輸入需要多個(gè)無源元件來有效去耦功率，并設(shè)置輸出電壓，同時(shí)旁路核心電壓調(diào)節(jié)器（見圖16至圖19）。

ADuM5010的電源部分采用125MHz振蕩器頻率，通過其片上規(guī)模變壓器高效傳輸功率。去耦電容對于抑制芯片轉(zhuǎn)換器產(chǎn)生的開關(guān)噪聲是必需的。噪聲抑制需要低電感、高頻特性的電容；因此，建議使用多層陶瓷電容（MLCC）。這些電容最方便的連接位置是：在引腳9和引腳10之間（針對V_{DD1}），以及在引腳11和引腳12之間（針對V_{ISO}）。為抑制噪聲和減少紋波，至少應(yīng)并聯(lián)兩個(gè)電容，推薦組合為0.1μF（用于V_{DD1}）和10μF（用于V_{ISO}）的陶瓷電容。例如，小型X5R陶瓷電容的等效串聯(lián)電阻較低。對于10μF額定電容，也建議使用陶瓷電容。若需進(jìn)一步降低電磁干擾（EMI），可額外并聯(lián)一個(gè)10nF電容。

請注意，低等效串聯(lián)電阻電容兩端與輸入電源引腳之間的總引線長度不得超過2mm。

在涉及高共模瞬態(tài)的應(yīng)用中，務(wù)必使隔離柵兩側(cè)的電路板耦合降至最低。此外，電路板布局必須設(shè)計(jì)為：任何確實(shí)發(fā)生的耦合會平等地影響給定組件側(cè)的所有引腳。若未做到這一點(diǎn)，可能會使引腳之間出現(xiàn)超出器件絕對最大額定值的電壓差，進(jìn)而導(dǎo)致器件閂鎖或永久性損壞。