NVMe IP高速傳輸卻不依賴XDMA設計之六：性能監測單元設計
性能監測單元負責監測 NVMe over PCIe 邏輯加速引擎的運行狀態和統計信息， 包括復位后運行時間信息、 NVMe 指令數量統計信息、 數據操作數量統計信息、 IOPS 性能統計信息、 指令延遲統計信息等。 這些信息存儲在性能監測單元中的性能監測寄存器組中，性能監測寄存器組定義如表1 所示。
表1 性能監測寄存器組定義
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1645文章
22033瀏覽量
617770 -
PCIe
+關注
關注
16文章
1339瀏覽量
85041 -
高速存儲
+關注
關注
0文章
10瀏覽量
6005 -
nvme
+關注
關注
0文章
251瀏覽量
23214
發布評論請先 登錄
相關推薦
熱點推薦
NVMe高速傳輸之擺脫XDMA設計之十:NVMe初始化狀態機設計
在完成PCIe配置初始化后，PCIe總線域的地址空間都分配完畢，可以執行傳出存儲讀寫TLP，系統初始化進入NVMe配置初始化。NVMe配置初始化主要完成NVMe設備BAR空間的NVMe
發表于 07-05 22:03
NVMe高速傳輸之擺脫XDMA設計之七:系統初始化
直接采用PCIe實現NVMe功能，它的系統初始化流程主要分為鏈路訓練、PCIe 初始化和 NVMe 初始化， 分別實現 PCIe鏈路連接、 PCIe 設備枚舉配置和 NVMe 設備配置功能。 其中鏈
發表于 07-04 09:14
NVMe高速傳輸之擺脫XDMA設計之六:性能監測單元設計
性能監測單元負責監測 NVMe over PCIe 邏輯加速引擎的運行狀態和統計信息， 包括復位后
運行時間信息、
發表于 07-02 19:51
NVMe IP高速傳輸卻不依賴XDMA設計之五：DMA 控制單元設計
DMA 控制單元負責控制 DMA 傳輸事務， 該單元承擔了 DMA 事務到 NVMe 事務的轉換任務， 使用戶對數據傳輸事務的控制更加簡單快
NVMe IP高速傳輸卻不依賴XDMA設計之五：DMA 控制單元設計
DMA 控制單元負責控制 DMA 傳輸事務， 該單元承擔了 DMA 事務到 NVMe 事務的轉換任務， 使用戶對數據傳輸事務的控制更加簡單快
發表于 07-02 19:45
NVMe IP高速傳輸擺脫XDMA設計之四：系統控制模塊設計
加速引擎的工作狀態也通過此模塊反饋給用戶。 系統控制模塊包含了初始化控制單元、 隊列控制單元、 DMA 控制單元和性能監測
發表于 06-29 18:07
NVMe IP高速傳輸卻不依賴XDMA設計之四：系統控制模塊
系統控制模塊負責實現 NVMe over PCI 邏輯加速引擎的控制功能， 其結構如圖 1 所示。 用戶通過系統控制模塊實現對初始化功能、 隊列管理功能、 DMA 功能等主要功能的控制， 同時邏輯加速引擎的工作狀態也通過此模塊反饋給用戶。
NVMe IP高速傳輸卻不依賴XDMA設計之三：系統架構
所設計的新系統架構中，Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態硬盤， 并提供 AXI4-Lite 接口用于系統控制， 以及 AXI4 接口用于數據傳
NVMe IP高速傳輸卻不依賴便利的XDMA設計之三：系統架構
請求數據傳輸， 數據傳輸通過 AXI4總線接口對接用戶邏輯， 使用突發傳輸提高數據傳輸性能。
圖1 Nv
發表于 06-29 17:42
NVMe IP高速傳輸卻不依賴XDMA設計之二：PCIe讀寫邏輯
應答模塊的具體任務是接收來自PCIe鏈路上的設備的TLP請求，并響應請求。由于基于PCIe協議的NVMe數據傳輸只使用PCIe協議的存儲器讀請求TLP和存儲器寫請求TLP，應答模塊分別針對兩種TLP設置處理引擎來提高并行性和處理速度。
NVMe協議研究掃盲
，使得其響應速度較慢，無法充分發揮NVMe SSD的速度優勢。若想要在嵌入式系統中充分發揮NVMe協議的高速讀寫性能，一方面可以通過優化軟件執行流程，來提高
發表于 06-02 23:28
NVMe IP over PCIe 4.0：擺脫XDMA，實現超高速！
基于NVMe加速引擎，它直接放棄XDMA，改為深度結合PCIe，通過高速傳輸機制開發。同時利用UVM驗證平臺驗證，有效提升工作效率。
一文詳解 ALINX NVMe IP 特性
- ALINX NVMe?IP - 在當下數據驅動的時代，企業對高性能存儲解決方案的需求不斷增加。NVMe AXI IP 憑借其支持大數據量
工商網監
評論