0 引言

在設備檢測和電子測量技術中，常常需要一個高精度、頻率可變的信號源，信號源的穩定往往關系到這些系統工作的性能。如在磨粒檢測傳感器中，需要對激勵線圈施加以高頻正弦信號，據理論分析和仿真驗證，在一定的頻率下，檢測靈敏度隨激勵頻率的增大而增大[1]。相比較其他信號合成技術，直接數字頻率合成(Direct Digital frequency Synthesis，DDS)具有頻率轉換時間短，頻率分辨率高，可編程和全數字化[2]。

文獻[3]基于simulink軟件搭建了DDS仿真模型，對DDS理想數學模型和有相位截斷誤差模型進行了分析，但文中并沒有提出方法減少雜散分量。文獻[4]通過AVR單片機和芯片AD9835設計出了一種高精度高頻率的正弦波交流電源，但其變頻范圍太窄，僅為100 kHz~300 kHz，不能夠滿足對兆赫茲頻率源的需求。

為彌補上述不足，論文首先通過simulink軟件搭建DDS仿真系統模型，通過壓縮ROM查詢表的數據量用以增加其位數，減少DDS雜散信號的輸出。然后利用DDS芯片AD9851和微處理AT89S52設計出一種正弦信號源，實現了1 Hz～50 MHz的正弦波輸出。

1 DDS工作原理

DDS是一種將數字處理方法引入頻率合成的新技術，把一系列數字量信號通過數/模轉換成模擬量信號。基本原理框圖如圖1(a)所示，主要由相位累加器、ROM查詢表、D/A轉換器和低通濾波器構成。

在參考時鐘Fclk的作用下，N位累加器每接收到一次時鐘脈沖對頻率控制字M進行一次累加，把累加后的結果送至ROM查詢表中，查詢表事先存入了2N個相位-幅度轉換數據。不同的頻率控制字M會引起累加器相位增量的不同，這樣通過查詢表就得到不同頻率的數字正弦序列，經過D/A轉換器后，輸出階梯型正弦信號，最后經過濾波器模塊濾除高頻分量并進行平滑后，得到模擬的正弦波信號[5]。其中各個模塊的輸出波形如圖1(b)所示。

據上述工作原理和DDS系統的幾項參數，可以得到輸出信號的頻率和頻率分辨率分別為：

2 DDS仿真模型的建立

DDS仿真模型的搭建是在軟件simulink中完成的，它可以提供一個動態系統建模、仿真和綜合分析的集成環境[6]。據上述對DDS基本工作原理的分析，利用simulink中已有或自定義的功能模塊來搭建DDS的仿真模型。

2.1 DDS仿真模型圖

DDS仿真模型框架如圖2所示，其中參考時鐘由Pulse Generator提供，頻率控制字由Constant模塊給出。N位累加器由Triggered Subsystem模塊和內部相關程序構成。ROM查詢表模塊由Look-up table模塊構成，里面存儲了正弦相位值到幅度值之間的轉換表。由于查詢表模塊已經集成了D/A轉換器，因此該模塊輸出的信號就是模擬量。低通濾波器由Analog filter design構成，對上一級的輸出信號進行平滑處理和濾波。余下模塊是一些信號顯示和信號處理模塊。

圖3是DDS仿真模型各個節點的輸出波形，它與原理框圖各個節點的輸出波形一致。此模型中，時鐘參考頻率為400 kHz，累加器的位數為16位，頻率控制字給定的是3 277，則根據式(1)計算理論輸出的正弦信號頻率為20 kHz。圖3中實際輸出頻率為1/(0.5×10-4s)=20 kHz，從而驗證了該模型的正確性，修改相應的頻率控制字實現指定頻率信號的輸出。

2.2 基于對稱性的壓縮方法

由DDS原理可知，ROM查詢表存儲的數據越詳細，輸出的數字正弦序列越精確，從而得到的正弦信號雜散越小[7]，但這會使存儲表的數據量過多。既要減少查詢表對DDS資源的占用同時盡量避免影響正弦序列輸出的精度，對查詢表存儲數據量進行壓縮的方法就顯得尤為重要。而每當ROM查詢表的數據被壓縮一倍，就相當于減少了一位截斷位數，雜散抑制便可得到6 dB的提高[8]。

利用正弦波的對稱性將一個周期(0，2π)的波形由1/4周期(0，π/2)的波形變換得到，將ROM查詢表的數據量可以縮減至1/4。圖4（a）中的1/4 壓縮模塊就是根據正弦波的對稱性進行數據壓縮。

可以從圖4（b）中看出經過壓縮模塊后，其輸出波形的精度并沒有受到影響。原先ROM查詢表存儲了216個數據，經過該模塊后，只需存儲214個數據就可以達到相同的結果。因此原先的16位累加器便可以等效存儲218個數據。

2.3 基于Sunderland算法的壓縮方法

D.A.Sunderland提出的粗細分割算法原理是基于三角函數的近似算法，把DDS中相位累加器的輸出分為三部分（X，Y和Z），利用三角函數展開可得：

用查詢表分別存儲sin(X+Y)和cosXsinZ的值，然后將兩個查詢表的結果相加，得到的值就是近似相位累加器值所對應的正弦信號幅度。

圖5中的Sunderland壓縮模塊為該數據壓縮方法的具體實現框圖，原先ROM查詢表存儲數據量為216，壓縮后數據量為26×24+26×26=5 120，其壓縮比為1:12.8。通過仿真分析對比，存儲數據量的減少，并沒有影響到輸出正弦信號的精度。

2.4 兩種壓縮方法相結合

把上述兩種壓縮方法結合起來。首先由正弦信號對稱性，將16位的ROM查詢表的位數壓縮至14位，然后由Sunderland算法采用(5，4，5)的分割形式，查詢表數據量為25×24+25×25=1 536，壓縮比為1:42.67。圖6為1/4壓縮模塊和Sunderland壓縮模塊相結合的DDS仿真模型圖。

經過壓縮后，相同的數據量降低了所占用的查詢表位數，使得相同位的查詢表可以存儲更多的數據，而數據量越詳細，雜散信號越可以得到有效抑制。

3 正弦信號源的實現

系統主要由微處理器AT89S52和DDS集成芯片AD9851構成，其中AT89S52輸出相應的端口初始化和控制字，AD9851根據工作時序圖接收相應的控制字，輸出正弦信號。

3.1 AD9851芯片介紹

AD9851芯片采用先進的DDS技術，可以實現全數字編程的頻率合成，可接收32位的頻率控制字輸入，其內部含有一個6倍頻的REFCLK倍頻器[9]。

3.2 系統硬件設計模塊

產生指定頻率的正弦信號，需要通過微處理器向DDS芯片輸入相應的頻率控制字，并需要對其端口進行初始化。其硬件設計框圖如圖7所示，其中AT89S52的P2.5控制頻率更新控制信號(FQ-UD)，P2.6控制寫裝入信號(W-CLK)，P2.7控制復位信號(RESET)。將微處理的引腳P0.0~P0.7作為頻率、相位控制字和工作方式控制字的輸入口，連接到AD9851的D0~D7。在AD9851外接30 MHz有源晶振產生180 MHz內部基準時鐘。

DDS信號的合成是數字量化產生的階梯型正弦波，雜散寄生分量大部分集中在高頻段，因此合成的信號在輸出之前需要通過低通濾波器。考慮到設計的頻率源有一定的帶載能力，采用巴氏有源低通濾波器，濾波之后進行功率放大。

3.3 系統軟件設計模塊

AD9851接收數據的方式有并行和串行兩種方式。并行比串行傳輸的速度要快，設計中選用并行工作方式，其工作時序圖如圖8所示。

由AD9851的并行工作時序圖，在微處理器中相關程序的實現如下：

調用程序如下，只需在程序中寫入需要輸出的頻率，程序會自動計算出相應的控制字，按照并行時序圖依次將頻率控制字M送入到AD9851的D0~D7。

其中0x01含有8位數據，5位相位控制字、6倍頻使能控制、電源休眠和邏輯0。設計中需用到六倍頻模式，其他位選擇默認即可，故將此八位設置為0x01，送入到w0中。程序中100為輸出100 Hz的正弦信號，進行相關計算后得到一個32位的頻率控制字，依次送入到w1、w2、w3和w4中。

3.4 系統測試結果

利用altium designer軟件設計相應的電路板如圖9所示，主要由微處理器模塊、DDS模塊、濾波模塊和功率放大模塊構成。

圖10為輸出頻率為2 MHz的信號波形，其波形比較精確和穩定，頻譜圖也比較干凈，在指定頻率處頻譜增益最大，在其他頻率處有不同程度的衰減。

經過對PCB板的測試，可以輸出1 Hz~50 MHz的正弦信號，當頻率大于50 MHz時，波形已有明顯的失真，頻譜的各次諧波逐漸增多。

4 結論

通過在simulink中搭建DDS仿真模型，對DDS的工作原理進行驗證，仿真與理論分析的結果相一致，修改頻率控制字，可以得到指定頻率的正弦信號。為了降低DDS的雜散，分別利用正弦波的對稱性和Sunderland結合算法對ROM查詢表進行壓縮，最終壓縮比為1：46.67，使得同樣的查詢表可以存儲更多的數據，間接提高了查詢表的位數，有效地抑制了DDS雜散信號的輸出。

基于微處理器AT89S52和DDS芯片AD9851設計出了一種實現高頻正弦信號的方法。在相關軟件中繪制原理圖和PCB圖，制成實際PCB板，通過測試實現了1 Hz~50 MHz的正弦信號輸出，其頻率穩定性較高，并且該系統的電路結構簡單，控制方便。可用做于模擬傳感器線圈的激勵部分，同時也能夠在不同的領域用作高頻信號源。