0 引言

高性能微機械系統(tǒng)（MEMS）加速度計被用于各種消費市場和軍事領域，如慣性導航與制導、GPS輔助導航、云臺控制、平臺穩(wěn)定。近年來由于微機械加速度計的低噪聲、低功耗、低成本和高靈敏度特性，高精度的電容式加速度計日益普及起來[1-2]。

雖然微機械加工水平不斷提高，但是依然無法消除敏感結(jié)構加工過程中產(chǎn)生的誤差。為了盡可能地降低由于微機械加工工藝不穩(wěn)定帶來的誤差，希望同一款芯片能夠提供盡可能多的可調(diào)節(jié)手段，這樣當敏感結(jié)構由于加工偏差導致參數(shù)偏移時，可以通過后續(xù)的外部參數(shù)調(diào)節(jié)來進行補償或者校正；同時為了適應不同的應用場景和客戶需求，同一款芯片應該具備多功能輸出[3]。對于高精度電容式微機械加速度計而言，可以通過外圍器件控制實現(xiàn)系統(tǒng)的模擬輸出與數(shù)字輸出選擇，這樣就能滿足不同的客戶需求。模擬輸出和數(shù)字輸出功能具有各自的優(yōu)缺點：通過比較開環(huán)模擬輸出和閉環(huán)模擬輸出可以驗證敏感結(jié)構的參數(shù)特性，同時模擬輸出經(jīng)過簡單的濾波就可以實現(xiàn)高精度輸出，不需要大規(guī)模的數(shù)字濾波器占用芯片面積。能夠提供數(shù)字輸出功能的微機械加速度計芯片無需后級高精度AD對模擬輸出進行采樣，自然降低了整體的功耗，也能提高系統(tǒng)精度。同時數(shù)字微機械加速度計芯片對敏感結(jié)構的參數(shù)誤差相對而言不那么敏感[4-6]。

本文為了實現(xiàn)帶數(shù)模混合輸出的微機械加速度計芯片，設計了通用的前級電荷放大器、輸出和反饋控制以及時序控制電路，為模擬輸出通路設計了PID電路、低通濾波器等，為數(shù)字輸出通路設計了積分器電路和一位的AD、DA電路。本設計最后經(jīng)過了流片實驗結(jié)果的驗證。

1 電路設計

本設計方案的框圖如圖1所示，圖中包含模擬敏感結(jié)構的差分電容對CS1和CS2及控制開關S1~S4，低噪聲電荷放大器電路A1及控制開關S5~S6，采樣保持電路及控制開關（CC、CH、S7~S8、A2），輸出選擇控制、積分器、1位AD及DA、PID單元、低通濾波器(LPF)、緩沖器A3、反饋控制和開關S9。敏感結(jié)構通過鍵合線和芯片電連接，開關S1~S4在控制時鐘的作用下實現(xiàn)信號的調(diào)制，低噪聲電荷放大器電路A1和采樣保持電路一起實現(xiàn)信號的解調(diào)，通過電容CC、開關S7和S8的相關雙采樣技術實現(xiàn)了低頻噪聲的消除。輸出控制電路通過CMOS開關來選擇數(shù)字通路和模擬通路。數(shù)字通路上信號經(jīng)過兩級積分器電路和1 bit A/D實現(xiàn)數(shù)字輸出，積分器、敏感結(jié)構、1 bit D/A反饋構成的環(huán)路具有四階噪聲整形能力。模擬通路上PID（比例-積分-微分）控制器用來調(diào)節(jié)環(huán)路增益和相位，調(diào)整系統(tǒng)的穩(wěn)定性，通過片外電阻、電容的選擇來針對不同的敏感結(jié)構進行參數(shù)配置，增加系統(tǒng)的適配性和靈活性。PID的輸出經(jīng)過低通濾波器后輸出高精度模擬信號。跟隨器電路A2、A3實現(xiàn)信號的隔離和增強驅(qū)動能力。

圖2是前級電荷放大器和積分器電路的運放原理圖。單級折疊共源共柵運放相對于兩級運放而言功耗較小，同時70 dB以上的增益也能滿足系統(tǒng)的設計要求。采用開關電容共模反饋結(jié)構能進一步降低功耗。由于后級積分器電路的噪聲能夠被前級整形，所以采樣電容值無需太大，因此可以降低運放的負載，降低電流消耗。跟隨器和PID中的運放要求比較大的增益，因此采用兩級折疊共源共柵結(jié)構來提供較大的直流增益，能有效提高系統(tǒng)的線性度，降低失真。同時第二級輸出的擺幅比較大，能滿足系統(tǒng)較大的輸出動態(tài)范圍。本文設計的兩級運放直流增益大于100 dB，帶寬約為4 MHz。

如圖3所示的PID能為系統(tǒng)提供額外的電學阻尼，尤其是當敏感結(jié)構阻尼系數(shù)較低時，就需要PID提供電學阻尼來維持電學系統(tǒng)的穩(wěn)定性。從理論上來講，PID給閉環(huán)傳輸函數(shù)引入一個位于-KD/KP的零點來補償系統(tǒng)的阻尼比，其中KD=-1/R2C2，KP=-R3/R2。

由于積分器的輸出信號擺幅不大，所以積分器電路中的運放也采用單級折疊共源共柵結(jié)構，可以有效減少整體的功耗。因為積分器的噪聲可以被前級整形，因此其采樣電容和積分電容可以等比例縮放，只要維持電容比不變即可。對于1位AD來說，簡單來講就是采用鎖存比較器來實現(xiàn)。本設計的采樣頻率為250 kHz，對于比較器速度的要求不高，需要關注的是比較器的精度。

2 測試

芯片PAD采用硅鋁絲鍵合和基板進行電連接。采用片外晶振在片內(nèi)進行分頻，分別給前級電荷檢測部分和后級積分器提供時鐘。電源電壓3.3 V，參考電壓±1.65 V，為了降低設計難度，敏感結(jié)構采用常壓封裝的三明治結(jié)構，理論上的機械噪聲小于1 μg/√Hz。由于采用了非真空封裝，所以數(shù)字輸出通路上無需采用相位補償器進行相位補償。為了盡量減少外界環(huán)境干擾對測試結(jié)果的影響，對測量系統(tǒng)進行減震處理[7]。通過開關選擇數(shù)字通路輸出有效，用邏輯分析儀采集加速度計系統(tǒng)的數(shù)字輸出碼流，在MATLAB標準程序中對262 144點數(shù)據(jù)進行處理，其數(shù)字輸出頻譜如圖4所示。經(jīng)過減震處理后的低頻部分較為平坦，證明減震系統(tǒng)具有較好的環(huán)境噪聲濾出效果。如果按照底噪水平提升3 dB作為應用帶寬限制的話，從圖4中可以大概估算出應用帶寬為1.4 kHz，實際上從系統(tǒng)的信號傳輸曲線來講，理論上的應用帶寬遠大于1.4 kHz。

對整體結(jié)構做±1 g的翻轉(zhuǎn)實驗，測算出系統(tǒng)的靈敏度約為1.65 V/g。將圖4中的頻譜歸一化值轉(zhuǎn)換為噪聲密度，得到的數(shù)字輸出噪聲譜密度如圖5所示。后級電路的量化噪聲、運放噪聲都得到了充分的噪聲整形，低頻處的噪聲密度小于2 μg/√Hz，主要受前級電荷放大器引入的噪聲限制，可能是參考電壓和開關熱噪聲。小于10 Hz的低頻處噪聲高于2 μg/√Hz，這應該是環(huán)境噪聲引入的。雖然本系統(tǒng)采用了減震處理，能夠濾出大部分的環(huán)境噪聲，但更低頻處的環(huán)境噪聲消除還需要對減震系統(tǒng)做進一步的優(yōu)化。模擬輸出帶寬大于2 kHz，輸出的噪聲密度頻譜圖如圖6所示，圖中的尖峰為50 Hz工頻干擾以及低頻環(huán)境干擾，輸出噪聲約為-100 dBV。根據(jù)敏感結(jié)構和電源電壓估算系統(tǒng)的量程約為±3 g。

3 結(jié)束語

本文針對不同的應用需求，設計了帶數(shù)模混合輸出的微機械加速度計系統(tǒng)，測試結(jié)果表明數(shù)字輸出低頻處的噪聲密度小于2 μg/√Hz，帶寬大于1.4 kHz，模擬輸出噪聲小于-100 dBV，帶寬大于2 kHz，經(jīng)過測試驗證了設計的正確性。