聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
-
mems
+關(guān)注
關(guān)注
129文章
3958瀏覽量
191102 -
microchip
+關(guān)注
關(guān)注
52文章
1518瀏覽量
117737 -
物聯(lián)網(wǎng)
+關(guān)注
關(guān)注
2913文章
44929瀏覽量
377065
發(fā)布評(píng)論請先 登錄
相關(guān)推薦
MAX9489/MAX9471多輸出時(shí)鐘發(fā)生器構(gòu)建集成時(shí)鐘源
MAX9489/MAX9471多輸出時(shí)鐘發(fā)生器構(gòu)建集成時(shí)鐘源
摘要:與典型的“本地”時(shí)鐘方案相比,集成的多輸出時(shí)鐘發(fā)生器有許多優(yōu)勢。本文探討了集中
發(fā)表于 10-04 20:43
?1066次閱讀
![MAX9489/MAX9471多輸出<b class='flag-5'>時(shí)鐘發(fā)生器</b>構(gòu)建集成<b class='flag-5'>時(shí)鐘</b>源](https://file1.elecfans.com//web2/M00/A4/69/wKgZomUMNBSABLt4AAAqbRV3Z5k614.gif)
評(píng)估低抖動(dòng)PLL時(shí)鐘發(fā)生器的電源噪聲抑制性能
評(píng)估低抖動(dòng)PLL時(shí)鐘發(fā)生器的電源噪聲抑制性能
本文介紹了電源噪聲對基于PLL的時(shí)鐘發(fā)生器的干擾,并討論了幾種用于評(píng)估確定性抖動(dòng)(DJ)的技術(shù)方案。推導(dǎo)出的關(guān)系式提
發(fā)表于 09-18 08:46
?1612次閱讀
![評(píng)估低抖動(dòng)PLL<b class='flag-5'>時(shí)鐘發(fā)生器</b>的電源噪聲抑制性能](https://file1.elecfans.com//web2/M00/A5/44/wKgZomUMN6mAZ45JAAEUuvZntvM157.jpg)
10GHz擴(kuò)頻時(shí)鐘發(fā)生器的設(shè)計(jì)
10GHz擴(kuò)頻時(shí)鐘發(fā)生器的設(shè)計(jì)_胡帥帥
發(fā)表于 01-07 21:28
?1次下載
Microchip新推小尺寸MEMS時(shí)鐘發(fā)生器
據(jù)麥姆斯咨詢報(bào)道,Microchip推出了業(yè)界尺寸最小的MEMS時(shí)鐘發(fā)生器DSC613。這款新器件可在電路板上最多替換掉三個(gè)晶振和振蕩器,從而減少高達(dá)80%的時(shí)鐘元件布板空間。
AD9523時(shí)鐘發(fā)生器的性能特點(diǎn)及應(yīng)用分析
AD9523:14路LVPECL/LVDS/HSTL輸出 或29路LVCMOS輸出 低抖動(dòng)時(shí)鐘發(fā)生器
如何選擇合適的時(shí)鐘發(fā)生器
系統(tǒng)設(shè)計(jì)師通常側(cè)重于為應(yīng)用選擇最合適的數(shù)據(jù)轉(zhuǎn)換器,在向數(shù)據(jù)轉(zhuǎn)換器提供輸入的時(shí)鐘發(fā)生器件的選擇上往往少有考慮。然而,如果不慎重考慮時(shí)鐘發(fā)生器的相位噪聲和抖動(dòng)性能,數(shù)據(jù)轉(zhuǎn)換
![如何選擇合適的<b class='flag-5'>時(shí)鐘發(fā)生器</b>](https://file.elecfans.com/web1/M00/D0/B2/pIYBAF-53WmAacb2AARhyoUGjxI906.png)
AD9571:以太網(wǎng)時(shí)鐘發(fā)生器,10個(gè)時(shí)鐘輸出
AD9571:以太網(wǎng)時(shí)鐘發(fā)生器,10個(gè)時(shí)鐘輸出
發(fā)表于 04-16 10:21
?3次下載
![AD9571:以太網(wǎng)<b class='flag-5'>時(shí)鐘發(fā)生器</b>,10個(gè)<b class='flag-5'>時(shí)鐘</b>輸出](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
Cypress時(shí)鐘發(fā)生器的分類,它有哪些應(yīng)用
Cypress時(shí)鐘發(fā)生器應(yīng)用在車輛、工業(yè)生產(chǎn)、消費(fèi)品和網(wǎng)絡(luò)服務(wù)的EMI降低和非EMI降低時(shí)鐘發(fā)生器。 Cypress具有廣泛的時(shí)鐘發(fā)生器組合,兼容700MHz的頻率和不超過0.7PS的RMS相位抖動(dòng)
發(fā)表于 04-22 09:02
?1077次閱讀
評(píng)估低抖動(dòng)PLL時(shí)鐘發(fā)生器的電源噪聲抑制
本文討論電源噪聲干擾對基于PLL的時(shí)鐘發(fā)生器的影響,并介紹幾種用于評(píng)估由此產(chǎn)生的確定性抖動(dòng)(DJ)的測量技術(shù)。派生關(guān)系顯示了如何使用頻域雜散測量來評(píng)估時(shí)序抖動(dòng)行為。實(shí)驗(yàn)室臺(tái)架測試結(jié)果用于比較測量技術(shù),并演示如何可靠地評(píng)估參考時(shí)鐘發(fā)生器
![評(píng)估低抖動(dòng)PLL<b class='flag-5'>時(shí)鐘發(fā)生器</b>的電源噪聲抑制](https://file.elecfans.com//web2/M00/9E/41/poYBAGQ0zqmAOZ4bAAAKIvN9zWA809.gif)
時(shí)鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點(diǎn)是什么?
時(shí)鐘發(fā)生器由哪些部分組成?鎖相環(huán)pll的特點(diǎn)是什么?如何用硬件配置pll? 時(shí)鐘發(fā)生器是指通過特定的電路設(shè)計(jì)產(chǎn)生適合各種電子設(shè)備使用的時(shí)鐘信號(hào)的器件。
時(shí)鐘合成器和時(shí)鐘發(fā)生器的區(qū)別
時(shí)鐘合成器和時(shí)鐘發(fā)生器是兩種用于產(chǎn)生時(shí)鐘信號(hào)的電子器件,它們在功能和應(yīng)用上有一些區(qū)別。
時(shí)鐘發(fā)生器的特點(diǎn)和應(yīng)用
時(shí)鐘發(fā)生器,作為一種關(guān)鍵的電子設(shè)備,負(fù)責(zé)生成精確且穩(wěn)定的時(shí)鐘信號(hào)。這些信號(hào)在各類電子系統(tǒng)中作為時(shí)間基準(zhǔn),確保系統(tǒng)的正常運(yùn)行和性能。本文將深入探討時(shí)鐘發(fā)生器的定義、工作原理、特點(diǎn)及其在實(shí)
評(píng)論