在FPGA高速采集中，除了外部的AD芯片之外，最重要的是運(yùn)放，因為必須將微小信號放大后才能進(jìn)入AD，轉(zhuǎn)換出數(shù)字信號。

運(yùn)放設(shè)計如上圖，外部輸入微小電流信號，通過電阻R1取電，轉(zhuǎn)換為電壓，請注意R1阻值，以與信號源進(jìn)行阻抗匹配。

C1和R2組成高通濾波器，濾除不需要的高頻信號。

電位器R4和電阻R3、R5、R6組成直流偏置調(diào)零電路。

R7和R8組成負(fù)反饋電路，進(jìn)行信號放大。

OPA1輸出的放大信號經(jīng)過R9和C2組成的低通濾波電路進(jìn)入OPA2。

R10與運(yùn)放組成跟隨電路，并通過R10濾除部分高頻雜質(zhì)。

R11為OPA2輸出電阻。

設(shè)計中全部使用同相輸入。由于運(yùn)放在增益增大時，直流偏置也會增大，所以使用電位器進(jìn)行調(diào)零(要考慮溫度對電位器的影響，選用合適的電位器)。

至此，計算合適的阻值和容值，由OPA1和OPA2組成帶通濾波放大器，對微弱信號放大，進(jìn)入AD芯片進(jìn)行AD轉(zhuǎn)換，F(xiàn)PGA才能夠得到正確的采樣數(shù)據(jù)，發(fā)揮FPGA的作用。