單片機管腳設計成低電平的原因是什么？
它是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。
結合實際講一個有用的例子來加深印象：
有的同學可能已經學習了這樣的一條PCB布線規則-----在條件許可的情況下，高電平有效線要盡量縮短，低電平有效的線則盡量延長----這一條規則的存在基礎就是基于低電平時環路阻抗比較低，抗干擾能力比較強才起來的。
如OC或OD電路要控制一個電平就是通過它這個開關的通斷來實現的。
有在上拉電阻的情況下，開關接通，得低電平；開關切斷，得高電平。這樣，為了防止電路失控的情況下仍然是有效電平，那么當然是低電平有效才更“保險”了。結構上，象OC電路那樣，由于集電極更難擊穿，所以，也更不容易損壞。
對于其它圖騰柱輸出的電路,雖然0和1都有同樣的風險，但應用中還是有人愿意加一個上拉電阻，以取得類似OC或OD輸出的效果。至于為什么不采用下拉電阻而用上拉電阻，大家也可以分析一下。
另一個方面是OC或OD輸出的電路，使用上拉電阻后具有節能的效果。因為關斷后它是具有獲得高電平時的電流幾乎為0。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
單片機
+關注
關注
6060文章
44833瀏覽量
645163 -
低電平
+關注
關注
1文章
157瀏覽量
13552
原文標題：為什么單片機管腳設計成低電平才有效？
文章出處：【微信號：mcu168，微信公眾號：硬件攻城獅】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
為什么單片機有些管腳要設計成低電平有效?
它是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象.我們有的同學可能已經學習了這樣的一條PCB布線
發表于 08-30 09:36
為什么單片機有些管腳要設計成低電平有效？
我們有的同學可能已經學習了這樣的一條PCB布線規則-----在條件許可的情況下，高電平有效線要盡量縮短，低電平有效的線則盡量延長----這一條規則的存在基礎就是基于低電平時環路阻抗比較低，抗干擾能力
發表于 11-07 10:21
單片機高低電平問題
就輸出高電平（供電3.7V時，大概Q1集電極是2.3V左右，51的單片機也是認定為高電平的）給單片機的12引腳，電路就會發出報警。這個程序應該很好編，就是判斷第12腳的
發表于 05-03 01:05
單片機的管腳為什么要設計成低電平電路呢
它是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象：我們有的同學可能已經學習了這樣的一條PCB布線
發表于 01-14 07:17
單片機IO口初始為低電平的方法
普通8051單片機上電復位時普通I/O口因有上拉電阻，輸出高電平。但在實際應用中往往要求上電復位時某些I/O為低電平，否則控制系統的繼電器、電機等就會動作。這時介紹兩種行之有效
發表于 05-31 17:40
?335次下載
基于單片機管腳設計成低電平的原因以及實例解析
這是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。
單片機IO口低電平不為0V
，高電平正常，低電平都是0.7V左右。原因分析：出現這樣的問題讓我有點懷疑人生，在網絡上一直沒有查到答案。我一度以為是LPC1778這種片子使用了三極管而非MOS管作為IO輸出電路。第二天請教了一個同事后，幫我細看了一下圖紙，發
發表于 12-04 10:51
?6次下載
電子設計（4）高電平、低電平復位電路
初學51單片機，可能不太理解復位電路，復位電路有高電平和低電平兩種，C51是高電平復位，現在一般的MCU都是低電平復位。
發表于 12-08 11:51
?15次下載
為什么單片機管腳設計成低電平才有效
它是由常用的電路結構所決定的，低電平時電路往往有較高電平時更低的環路阻抗，而低阻抗則意味著抗干擾能力更強。結合實際講一個有用的例子來加深印象：我們有的同學可能已經學習了這樣的一條PCB布線
發表于 01-14 14:44
?2次下載
單片機中的外部中斷低電平觸發和下降沿觸發有什么區別
單片機中的外部中斷低電平觸發和下降沿觸發有什么區別? 外部中斷是單片機中的一種功能，在特定條件下，外部信號的變化可以引發中斷，從而改變程序的執行流程。外部中斷可以通過不同的觸發方式來激活，包括
工商網監
評論