在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA學習系列:33. 設計一個簡單的二選一數據選擇器

電子工程師 ? 來源:未知 ? 作者:王淳 ? 2018-09-21 10:24 ? 次閱讀

設計背景:

頻率計又稱為頻率計數器,是一種專門對被測信號頻率進行測量的電子測量儀器。頻率計主要由四個部分構成:時基(T)電路、輸入電路、計數顯示電路以及控制電路

頻率,即使信號周期的倒數,也就是說,信號每單位時間完成周期的個數,一般去一秒為基本單位時間。

設計原理:

本次的設計主要是一個簡單的二選一數據選擇器,我們的設計主頻率=1s/T,T=高電平的時間+低電平的時間。時間=周期數*周期。占空比=(高電平的時間/周期)100%。我們的時間單位都是以ns來計算的,所以要把1s換成1_000_000_000ns,驅動時鐘是50MHz的,周期為20ns。計算占空比的時候,我們把周期20ns全部省略了。所以計算公式如下:

freq = 1_000_000_000/(low_time * 20 + high_time * 20);

duty_cycle = (high_time * 100)/(high_time + low_time);

設計架構圖:

設計代碼:

設計模塊

0modulefreq_meter (clk,rst_n,wave,freq,duty_cycle);//端口列表

1

2 inputclk;//時鐘

3 inputrst_n;//復位

4 inputwave;//被測頻率

5 output[25:0]freq;//輸出頻率

6 output[6:0]duty_cycle; //輸出占空比

7

8 reg[25:0]low_cnt;

9 reg[25:0]high_cnt;

10 reg[25:0]low_time;

11 reg[25:0]high_time;

12 regstate;

13

14 localparamhigh_state =1'b0;

15 localparamlow_state =1'b1;

16

17 always@(posedgeclk ornegedgerst_n)

18 begin

19 if(!rst_n)

20 begin

21 low_cnt <=26'd0;

22 high_cnt <=26'd0;

23 low_time <=26'd0;

24 high_time <=26'd0;

25 state <=high_state;

26 end

27 else

28 begin

29 case(state)

30 high_state :begin

31 if(wave ==1'b1)//判斷輸入為高電平

32 begin

33 high_cnt <=high_cnt +1'b1;

34 state <=high_state;

35 end

36 else

37 begin

38 high_cnt <=26'd0;

39 high_time <=high_cnt;

40 state <=low_state;

41 end

42 end

43

44 low_state :begin

45 if(wave ==1'b0)//判斷輸入為低電平

46 begin

47 low_cnt <=low_cnt +1'b1;

48 state <=low_state;

49 end

50 else

51 begin

52 low_cnt <=26'd0;

53 low_time <=low_cnt;

54 state <=high_state;

55 end

56 end

57 default:state <=low_state;

58 endcase

59 end

60 end

61

62 assignfreq =1_000_000_000/(low_time *20+high_time *20);//求頻率

63 assignduty_cycle =(high_time *100)/(high_time +low_time);//求占空比

64

65endmodule

測試模塊

0`timescale1ns/1ps

1modulefreq_meter_tb;

2 regclk;

3 regrst_n;

4 regwave;

5 wire[25:0]freq;

6 wire[6:0]duty_cycle;

7

8 initialbegin

9 clk =1'b1;

10 rst_n =1'b0;

11

12 #200.1

13 rst_n =1'b1;

14 #1_000_000_0//仿真10ms

15 $stop;

16 end

17

18 always#10clk =~clk;

19

20 initialbegin

21 wave =1'b1;

22 foreverbegin//產生占空比為60%,頻率為1KHz的方波

23 #600_000

24 wave =1'b0;

25 #400_000

26 wave =1'b1;

27 end

28 end

29

30 freq_meter freq_meter_dut(

31 .clk(clk),

32 .rst_n(rst_n),

33 .wave(wave),

34 .freq(freq),

35 .duty_cycle(duty_cycle)

36 );

37

38endmodule

仿真圖:

由于在前面沒有測完一個周期出現了不穩定的因素,就出現了不準確的數值,當測試完一個周期以后,測到的數值就比較的準確,基本的沒有什么誤差。

相對的,如果測試的頻率越大,測到的數值就越準確。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 頻率計數器
    +關注

    關注

    2

    文章

    72

    瀏覽量

    8852
  • 低電平
    +關注

    關注

    1

    文章

    117

    瀏覽量

    13340
  • 高電平
    +關注

    關注

    6

    文章

    154

    瀏覽量

    21499

原文標題:FPGA學習系列:33. 頻率計的設計

文章出處:【微信號:FPGAer_Club,微信公眾號:FPGAer俱樂部】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    如何設計參數化的數據選擇器

    FPGA設計中,大部分情況下我們都得使用到數據選擇器。并且為了設計參數化,可調,通常情況下我們需要參數可調的
    的頭像 發表于 11-20 10:27 ?1196次閱讀
    如何設計<b class='flag-5'>一</b><b class='flag-5'>個</b>參數化的<b class='flag-5'>數據</b><b class='flag-5'>選擇器</b>

    至芯科技之altera 系列FPGA教程 第九篇 多路選擇器的設計

    至芯科技之altera 系列FPGA教程 第九篇 多路選擇器的設計
    發表于 08-11 03:25

    至芯科技之altera 系列FPGA教程 第十篇 多路選擇器激勵的設計

    至芯科技之altera 系列FPGA教程 第十篇 多路選擇器激勵的設計
    發表于 08-11 03:27

    FPGA_100天之旅_第三天,一數據選擇器

    FPGA_100天之旅_第三天,一數據選擇器
    發表于 08-04 09:44

    種八一數據選擇器貼片式芯片

    請問有沒有種八一數據選擇器(或者 多路復用器多路分離 多路分配器)要求 1、數據流方向可以
    發表于 12-01 17:39

    請問有單個一數據選擇器的芯片嗎?

    請問有單個一數據選擇器的芯片嗎?我現在找到的都是四二的,用起來比較浪費
    發表于 06-20 23:20

    【夢翼師兄今日分享】 一數據選擇器的設計

    :mlajsw96)寫在前面的話數據選擇器在數字電路設計中的應用尤為廣泛。同時,作為基礎的電路功能單元,也比較適合作為初學者的入門實驗。現在夢翼師兄陪大家起來設計
    發表于 12-13 16:43

    EDA四多路選擇器的設計

    解給定函數為3變量函數,由于4路選擇器具有2選擇控制變量,所以用來實現3變量函數功能時,應該首先從函數的3
    發表于 04-12 09:17

    41多路選擇器是什么?

    Verilog數字系統設計三簡單組合邏輯實驗2文章目錄Verilog數字系統設計三前言、41多路選擇器是什么?、編程1.要求:2.al
    發表于 02-09 06:00

    基于FPGA的多路選擇器設計(附代碼)

    開關。 · 多路選擇器 多路
    發表于 03-01 17:10

    設計1位的多路選擇器及其VHDL描述

    本文首先介紹了多路選擇器真值表,其次介紹了1位
    的頭像 發表于 04-27 09:52 ?3.1w次閱讀
    設計<b class='flag-5'>一</b><b class='flag-5'>個</b>1位的<b class='flag-5'>二</b><b class='flag-5'>選</b><b class='flag-5'>一</b>多路<b class='flag-5'>選擇器</b>及其VHDL描述

    eda四多路選擇器的設計

    本文開始對多路選擇器進行了詳細介紹,其中包括了多路選擇器功能、典型芯片及應用,另外還詳細介紹了eda四多路選擇器的設計思路與程序。
    發表于 04-27 10:13 ?3.5w次閱讀
    eda四<b class='flag-5'>選</b><b class='flag-5'>一</b>多路<b class='flag-5'>選擇器</b>的設計

    FPGA學習系列一數據選擇器的設計

    常重要,在 FPGA內部的邏輯實現中都是通過數據選擇器實現的, 數據選擇器的應用使我們的代碼和設計更加人性化,多元化。 設計原理 : 本次的
    的頭像 發表于 05-31 11:40 ?3.2w次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>學習</b><b class='flag-5'>系列</b>:<b class='flag-5'>二</b><b class='flag-5'>選</b><b class='flag-5'>一數據</b><b class='flag-5'>選擇器</b>的設計

    74LS153利用雙四一數據選擇器實現全加器的電路圖資料免費下載

    本文檔的主要內容詳細介紹的是74LS153利用雙四一數據選擇器實現全加器的電路圖資料免費下載。
    發表于 11-26 08:00 ?582次下載
    74LS153利用雙四<b class='flag-5'>選</b><b class='flag-5'>一數據</b><b class='flag-5'>選擇器</b>實現全加器的電路圖資料免費下載

    一數據選擇器的系統設計框架圖分析

    數據選擇器是指經過選擇,把多個通道的數據傳送到唯的公共數據通道上去,實現
    的頭像 發表于 11-20 07:10 ?1.3w次閱讀
    主站蜘蛛池模板: 欧美一区视频 | 亚洲国产精品日韩专区avtube | 久久本道综合色狠狠五月 | 日女人免费视频 | 国产精品视频久久久久 | 亚州一级毛片 | 婷婷综合久久 | 26uuu另类亚洲欧美日本一 | h小视频在线观看网 | 国产黄色视屏 | 欧美在线精品一区二区三区 | 可以直接看的黄色网址 | 香蕉视频在线观看国产 | 精品卡1卡2卡三卡免费网站视频 | 日本人六九视频69jzz免费 | 天堂新版www中文 | 色日本视频| 天天摸天天看天天做天天爽 | 国产精品久久久久乳精品爆 | 伊人网址| 久久久久国产成人精品亚洲午夜 | 久久久一本波多野结衣 | 黄色大片三级 | 狼狼狼色精品视频在线播放 | 欧美五月激情 | 末发育娇小性色xxxxx视频 | 91夜夜人人揉人人捏人人添 | 人人干干| 亚洲va久久久噜噜噜久久狠狠 | 色综合久久98天天综合 | 国产精品天天看大片特色视频 | 乱码一区二区三区完整视频 | 在线免费国产 | 天天看片天天操 | 四虎永久在线观看视频精品 | 午夜美女视频在线观看高清 | 国产va免费精品高清在线观看 | 日韩三级 | 影音先锋午夜资源网站 | 91国内视频| 六月婷婷综合激情 |