二選一多路選擇器真值表
二選一多路選擇器邏輯表達式為:
根據邏輯表達式所列真值表如下圖所示
1位二選一多路選擇器及其VHDL描述
實驗步驟:
1、新建一個文件夾,打開Quartus2軟件,選擇FLE-》NEW菜單,在彈出的NEW對話框中選擇DEVICE DESGIN FILE 頁的原理圖文件編輯器輸入項VHDL FILE,按確定鍵打開VHDL 編輯器窗口;
2、在VHDL 編輯器窗口輸入2選1多路選擇器的VHDL 描述;
PORT(ab:IN BIT:
s:INBIT:
y :OUT BIT):END ENITY mux2 1a:
ARCHITECTURE one OF mux21a IS
BEG IN
y《=aWHEN s=‘0“ELSE b:ENDARCHITECTURE one;或者:
ENTITYmux21a IS
PORT(ab:IN BIT:
s:INBIT:
y:OUT BIT);END ENTITYmux2 1a;
ARCHITECTURE one OF mux2 1a IS
BEG IN
y《=a WHEN s=”O“ELSE b;ENDARCHITECTURE one;
3、打開波形編輯器,分別運行2 選1多路選擇器,觀察他們的輸出波形:
4、調出VHDL 描述產生的2 選1多路選擇器的原理圖。點擊TOOLS-》NELIST
VIEWERS-》RTLVIEWERS,即調出VHDL描述產生的2 選1多路選擇器的RIL 電路圖,如下所示
實驗小結:
經過本次試驗初步了解了Quartus2 軟件的使用,及VHDL 表達和設計電路的方法。
1位的二選一多路選擇器的邏輯表達式實現
設計來源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2018/03/17 08:26:28
// Design Name:
// Module Name: disTwo2OneSelector
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module disTwo2OneSelector(
input sl,
input a,
input b,
output out
);
reg out;
always @(sl or a or b)
begin
// “? :”表達式的返回值必須賦給一個變量。
out=sl?b:a;
end
endmodule
模擬源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2018/03/17 08:45:19
// Design Name:
// Module Name: simTwo2OneSelector
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module simTwo2OneSelector(
);
reg simA,simB,simSl;
wire simOut;
initial
begin
simSl=0;
simA=0;
simB=0;
// 在激勵程序運行的瞬間,“simSl=0;simA=0;simB=0;”語句已經執行完了。
// 在0-10個時間單位,激勵程序的狀態保持不變。
#10
simSl=0;
simA=1;
simB=0;
#10
simSl=1;
simA=0;
simB=0;
#10
simSl=1;
simA=0;
simB=1;
end
// 設計文件模塊名 對象名 (。設計文件模塊中的類中的參數(激勵文件模塊中的類中的參數))
disTwo2OneSelector objTwo2OneSelector(.a(simA),.b(simB),.sl(simSl),.out(simOut));
endmodule
-
vhdl
+關注
關注
30文章
819瀏覽量
129215 -
多路選擇器
+關注
關注
1文章
22瀏覽量
6627
發布評論請先 登錄
相關推薦
【夢翼師兄今日分享】 二選一數據選擇器的設計
EDA四選一多路選擇器的設計
基于FPGA的多路選擇器設計(附代碼)
8選1多路選擇器電路圖(五款8選1多路選擇器電路)

EDA四選一多路選擇器的設計資料下載

評論