英特爾登高一呼 SiP成主打星

半導(dǎo)體龍頭英特爾在上周召開的架構(gòu)日（Architecture Day）中發(fā)表名為Foveros的全新3D封裝技術(shù)，首次采用3D芯片堆棧的系統(tǒng)級封裝（SiP），來實現(xiàn)邏輯對邏輯（logic-on-logic）的芯片異質(zhì)整合。業(yè)界指出，英特爾登高一呼等于確定了未來SiP將是異質(zhì)芯片整合主流，掌握SiP技術(shù)及產(chǎn)能的日月光投控（3711）將成為最大受惠者。英特爾在架構(gòu)日中宣布及展示了新一代中央處理器（CPU）微架構(gòu)Sunny Cove，不僅可以提高一般運算任務(wù)的單一頻率效能和功耗效率，也包含加速人工智能（AI）和加密等特殊用途運算任務(wù)的新功能。同時，英特爾也推出全新Gen 11整合式繪圖芯片。首款整合Sunny Cove微架構(gòu)處理器及Gen 11繪圖處理器（GPU）核心的產(chǎn)品，將是明年底推出的10奈米制程Ice Lake處理器。

另外值得市場關(guān)注的焦點，則是英特爾發(fā)表名為Foveros的全新3D封裝技術(shù)。英特爾Foveros是以3D堆棧的SiP為主體，為結(jié)合高效能、高密度、低功耗芯片制程技術(shù)的裝置和系統(tǒng)奠定了基礎(chǔ)。Foveros預(yù)期可首度將3D芯片堆棧從傳統(tǒng)的被動硅中介層（passive interposer）和堆棧內(nèi)存，擴展到CPU、GPU、AI等高效能邏輯運算芯片。

英特爾Foveros技術(shù)提供極大的彈性，因為設(shè)計人員希望在新的裝置設(shè)計中「混搭」（mix and match）硅智財（IP）模塊、各種內(nèi)存和I/O組件，而這項3D封裝技術(shù)允許將產(chǎn)品分解成更小的「小芯片」（chiplet），其中I/O、SRAM、電源傳輸電路可以建入底層芯片（base die）當(dāng)中，高效能邏輯芯片則堆棧于其上。

英特爾預(yù)計2019年下半年開始使用Foveros推出一系列產(chǎn)品。首款Foveros產(chǎn)品將結(jié)合高效能10奈米運算堆棧小芯片和低功耗22奈米22FFL制程的底層芯片。而這是繼英特爾在2018年推出突破性的嵌入式多芯片互連橋接（EMIB）2D封裝技術(shù)之后，F(xiàn)overos將再次展現(xiàn)技術(shù)上的大幅躍升。英特爾Foveros技術(shù)以3D堆棧的SiP封裝來進(jìn)行異質(zhì)芯片整合，也說明了SiP將成為后摩爾定律時代重要的解決方案，芯片不再強調(diào)制程微縮，而是將不同制程芯片整合為一顆SiP模塊。法人指出，在英特爾及臺積電等大廠力拱SiP技術(shù)下，未來如何導(dǎo)入量產(chǎn)成為關(guān)鍵，掌握龐大SiP技術(shù)專利及產(chǎn)能的日月光投控，可望成為未來SiP風(fēng)潮下的最大受惠廠商。