差分傳輸是一種信號傳輸?shù)募夹g(shù)，區(qū)別于傳統(tǒng)的一根信號線一根地線的做法，差分傳輸在這兩根線上都傳輸信號，這兩個信號的振幅相同，相位相反。在這兩根線上的傳輸?shù)男盘柧褪遣罘中盘枴Ｐ盘柦邮斩吮容^這兩個電壓的差值來判斷發(fā)送端發(fā)送的邏輯狀態(tài)。在電路板上，差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。

從嚴格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。在某些系統(tǒng)里，"系統(tǒng)地"被用作電壓基準點。當'地'當作電壓測量基準時，這種信號規(guī)劃被稱之為單端的。我們使用該術(shù)語是因為信號是用單個導體上的電壓來表示的。 另一方面，一個差分信號作用在兩個導體上。信號值是兩個導體間的電壓差。盡管不是非常必要，這兩個電壓的平均值還是會經(jīng)常保持一致。

可以想象，這兩個導體上被同時加入的一個相等的電壓，也就是所謂共模信號，對一個差分放大系統(tǒng)來說是沒有作用的，也就是說，盡管一個差分放大器的輸入有效信號幅度只需要幾毫伏，但它卻可以對一個高達幾伏特的共模信號無動于衷。這個指標叫做差分放大器的共模抑制比（CMRR），一般的運算放大器可以達到90db以上，高精度運放甚至達到120db。因為干擾信號一般是以共模信號的形式存在，所以差分信號的應用極大地提高了放大器系統(tǒng)的信噪比。

差分信號（DifferenTIal Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結(jié)構(gòu)設計，什么令它這么倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。 何為差分信號？通俗地說，就是驅(qū)動端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個方面：

1.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。

2.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

3.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的 LVDS（low voltage differenTIal signaling）就是指這種小振幅差分信號技術(shù)。

對于PCB工程師來說，最關注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。

布線策略布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，差分信號線的主要缺點是增加了PCB的面積，本文介紹電路板設計過程中采用差分信號線布線的布線策略。 眾所周知，信號存在沿信號線或者PCB線下面?zhèn)鬏數(shù)奶匦裕幢阄覀兛赡懿⒉皇煜味四Ｊ讲季€策略，單端這個術(shù)語將信號的這種傳輸特性與差模和共模種信號傳輸方式區(qū)別開來，后面這兩種信號傳輸方式通常更為復雜。

差分和共模方式差模信號通過一對信號線來傳輸。一個信號線上傳輸我們通常所理解的信號；另一個信號線上則傳輸一個等值而方向相反(至少在理論上是這樣)的信號。差分和單端模式最初出現(xiàn)時差異不大，因為所有的信號都存在回路。 單端模式的信號通常經(jīng)由一個零電壓的電路(或者稱為地)來返回。差分信號中的每一個信號都要通過地電路來返回。由于每一個信號對實際上是等值而反向的，所以返回電路就簡單地互相抵消了，因此在零電壓或者是地電路上就不會出現(xiàn)差分信號返回的成分。 共模方式是指信號出現(xiàn)在一個(差分)信號線對的兩個信號線上，或者是同時出現(xiàn)在單端信號線和地上。對這個概念的理解并不直觀，因為很難想象如何產(chǎn)生這樣的信號。這主要是因為通常我們并不生成共模信號的緣故。共模信號絕大多數(shù)都是根據(jù)假想情況在電路中產(chǎn)生或者由鄰近的或外界的信號源耦合進來的噪聲信號。共模信號幾乎總是“有害的”，許多設計規(guī)則就是專為預防共模信號出現(xiàn)而設計的。

差分信號線的布線通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規(guī)則通常也都適用于差分信號的布線，特別是設計傳輸線這樣的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數(shù)。 在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數(shù)不變。通常情況下，差分線對的布局布線總是盡可能地靠近。

下面重點討論一下PCB差分信號設計中幾個常見的誤區(qū)。

誤區(qū)一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C理認識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，哪一種就成為主要的回流通路。

在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10～20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當?shù)仄矫姘l(fā)生不連續(xù)的時候，無參考平面的區(qū)域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質(zhì)量，增加 EMI，要盡量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。

誤區(qū)二：認為保持等間距比匹配線長更重要。在實際的 PCB 布線中，往往不能同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當?shù)睦@線才能達到線長匹配的目的，但帶來的結(jié)果必然是差分對的部分區(qū)域無法平行。PCB差分走線的設計中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設計要求和實際應用進行靈活處理。

誤區(qū)三：認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數(shù)情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設計中經(jīng)常會用采用，被稱為 CPW 結(jié)構(gòu)，可以保證嚴格的差分阻抗控制（2Z0）。

差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч牍材Ｔ肼暋４送猓绻噜弮蓪玉詈喜粔蚓o密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當?shù)拈g距，串擾就不是個問題。在一般頻率（GHz 以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經(jīng)達到 60dB，足以滿足FCC的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。

誤區(qū)四差分曼切斯特編碼并不是差分信號的一種，它指的是用在每一位開始時的電平跳變來表示邏輯狀態(tài)“0”，不跳變來表示邏輯狀態(tài)“1”。但每一位中間的跳變是用來做同步時鐘，沒有邏輯意義。

誤區(qū)五雙絞線上面走的不一定是差分信號，單端信號在雙絞線上的電磁輻射也比平行走線的輻射小。