BJ-EPM240學習板之乘法器設計實驗
乘法器是眾多數字系統中的基本模塊。從原理上說它屬于組合邏輯范疇：但從工程實際設計上來說，它往往會利用時序邏輯設計的方法來實現，屬于時序邏輯的范疇。
通過這個實驗使大家能夠掌握利用FPGA/CPLD設計乘法器的思想，并且能夠將我們設計的乘法器應用到實際工程中。乘法器的設計方法有兩種：組合邏輯設計方法和時序邏輯設計方法。采用經合邏輯設計方法，電路事先將所有的乘積項全部計算出來，最后加法運算。采用時序邏輯設計方法，電路將部分已經得到的乘積結果右移，然后與乘積項相加并保存和值，反復迭代上述步驟直到計算出最終乘積。
在該實驗中就是要利用時序邏輯設計方法來設計-一個16位乘法器，既然是利用時序邏輯設計方法那么就得利用時鐘信號控制乘法器運算。用時序邏輯設計方法與用組合邏輯設計方法比較，它有什么好處呢？利用時序邏輯設計方法可以使整體設計具備流水線結構的特征，能適用在各種實際工程設計中。
更多關于BJ-EPM240學習板之乘法器設計實驗請看視頻。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1645文章
22050瀏覽量
618414 -
乘法器
+關注
關注
9文章
212瀏覽量
37966
發布評論請先 登錄
相關推薦
熱點推薦
MAX2046高增益矢量乘法器技術手冊
MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優化。這些器件都具有差分RF輸入與輸出。
ADL5390 RF矢量乘法器技術手冊
ADL5390矢量乘法器由一對匹配的寬帶可變增益放大器組成，二者輸出相加，每個放大器具有單獨的線性幅度增益控制。如果兩個輸入RF信號正交，則可以將該矢量乘法器配置為矢量調制器，或將增益控制引腳用作
ADA-28F00WG乘法器Marki
ADA-28F00WG是一種高性能的模擬乘法器，能夠將兩個輸入信號（電壓或電流）進行乘法運算，并輸出其結果。ADA-28F00WG乘法器采用高質量材料制造，并結合了最新的肖特基二極管和MMIC技術
發表于 02-12 09:25
求助，LMX2572LP參考時鐘路徑中的乘法器MULT的輸入頻率范圍問題求解
在lmx2572LP的參考時鐘輸入路徑中，有一個乘法器MULT，其輸入頻率范圍在手冊中描述為10Mhz~40MHz。當我在TICS Pro軟件中進行配置時，這個乘法器提示我“Maximum
發表于 11-08 11:36
請問如何用VCA810實現模擬乘法器？
我在《德州儀器高性能單片機和模擬器件在高校中的應用和選型指南》中看見，書中說VCA810可以做為模擬乘法器使用，但是應用手冊里的公式卻不是V0=VC*Vin,而是一個帶指數向的公式，所以我很好
發表于 09-23 07:11
CDCF5801A具有延遲控制和相位對準的時鐘乘法器數據表
電子發燒友網站提供《CDCF5801A具有延遲控制和相位對準的時鐘乘法器數據表.pdf》資料免費下載
發表于 08-22 10:56
?0次下載
CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數據表
電子發燒友網站提供《CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數據表.pdf》資料免費下載
發表于 08-22 09:18
?0次下載
CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表
電子發燒友網站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
發表于 08-22 09:16
?0次下載
請問帶有乘法器的信號鏈噪聲帶寬如何確定？
有一個信號鏈路，前級運放設置的帶寬是100K-110K，增益為10倍，輸入信號也在這個帶寬內，然后后面經過一個乘法器，將信號頻譜搬移到0-10K這個帶寬內，后級放大電路的帶寬也設置到0-10K，增益設置為10倍，那么假設最前端輸入電壓噪聲密度為10nV/sqrt(Hz)，輸出電壓噪聲應為多少呢？
發表于 08-15 08:00
工商網監
評論