AD9510和AD9511包含一個片上PLL內(nèi)核，需要一個外部VCO或VCXO和一個環(huán)路濾波器來配置PLL環(huán)路。該PLL環(huán)路可用于顯著清理參考時鐘信號，該信號在分配時已拾取噪聲。這具有降低噪聲時鐘參考上的相位噪聲和時間抖動的效果。

PLL環(huán)路必須圍繞PLL內(nèi)核特性和選定的VCO / VCXO進行設(shè)計。通常，VCO / VCXO頻率比參考時鐘頻率高一些整數(shù)乘數(shù)（N）。必須選擇合適的環(huán)路帶寬才能設(shè)計環(huán)路濾波器。

參考時鐘信號上的噪聲將在PLL環(huán)路帶寬之外被抑制。然而，環(huán)路帶寬內(nèi)參考上的噪聲將通過比率20 * log（N）獲得，其中N是環(huán)路的倍頻器?？梢詫崿F(xiàn)的清理量取決于環(huán)路帶寬的窄度和倍頻。環(huán)路的穩(wěn)定性和環(huán)路的穩(wěn)定時間以及環(huán)路濾波器的元件值的實用性也受到環(huán)路帶寬的影響。

在環(huán)路帶寬之外，VCO / VCXO相位噪聲將占主導(dǎo)地位。因此，選擇具有低寬帶相位噪聲的VCO / VCXO非常重要。與所有工程任務(wù)一樣，必須在所有相關(guān)因素之間做出適當?shù)恼壑?。良好的時鐘參考清理設(shè)計可以顯著提高系統(tǒng)性能。本地分布的時鐘時間抖動通常可以降低到1 ps rms或更好的數(shù)量級。

請記住，ADIsimCLK可以幫助您設(shè)計PLL環(huán)路并模擬其性能。