JESD204B接口中的眼圖測量方法
該視頻將為觀眾介紹JESD204B接口中的眼圖測量。JESD204是一種連接數據轉換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數據速率，并可確保 JESD204 鏈路具有可重復的確定性延遲。隨著轉換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉換器和集成RF收發器中也變得更為常見。此外，FPGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統并行LVDS/CMOS接口，并用來實現 JESD204B物理層。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
收發器
+關注
關注
10文章
3556瀏覽量
107049 -
測量
+關注
關注
10文章
5099瀏覽量
112702 -
數據轉換器
+關注
關注
1文章
373瀏覽量
28558
發布評論請先 登錄
相關推薦
一文詳解JESD204B高速接口協議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
LTC6953具有11個輸出并支持JESD204B/JESD204C協議的超低抖動、4.5GHz時鐘分配器技術手冊
LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/JESD204
AD9680 JESD204B接口的不穩定會導致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩定。但是，當 AD 采樣時鐘為 800MHz
發表于 04-15 06:43
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區別，謝謝！
發表于 02-08 09:10
JESD204B使用說明
能力更強，布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調用jesd204b ip核來一步步在FPGA內部實現高速ADC數據采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件檢查報告
電子發燒友網站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報告.pdf》資料免費下載
發表于 12-10 14:53
?0次下載
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B的相關資料，能否提供相關JESD204B
發表于 11-28 06:13
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發表于 11-18 07:10
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產生156.25Mhz
發表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優化
電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
發表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統設計注意事項
電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
發表于 09-21 10:19
?6次下載
工商網監
評論