聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21974瀏覽量
614359 -
轉換器
+關注
關注
27文章
8962瀏覽量
150797 -
Xilinx
+關注
關注
73文章
2182瀏覽量
124397
發(fā)布評論請先 登錄
相關推薦
熱點推薦
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
VCO 輸入,支持高達 3200MHz車載調節(jié)器可實現(xiàn)出色的電源抑制比3. 應用? JESD204B 時鐘生成? 蜂窩基礎設施(多載波 GSM、 LTE、 W-CDMA)? 數(shù)據(jù)轉換器
發(fā)表于 05-08 15:57
LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術手冊
C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出,或者就是 11 個面向非 JESD204B/JESD204C 應用的通用時鐘輸出。每個輸出都有自己的可個別編程分頻器和輸出驅動

AD9680 JESD204B接口的不穩(wěn)定會導致較大的電流波動,怎么解決?
AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩(wěn)定。但是,當 AD 采樣時鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發(fā)表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎?
請問各位大俠:JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別,謝謝!
發(fā)表于 02-08 09:10
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
發(fā)表于 12-10 14:27
?0次下載

調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題:
1、目前在應用手冊中能看到LVDS的詳細說明,但是缺少關于JESD204B的相關資料,能否提供相關JESD204B的相關資料
發(fā)表于 11-28 06:13
使用JESD204B如何對數(shù)據(jù)進行組幀?
在使用JESD204B協(xié)議時,當L=8時,如果時雙通道數(shù)據(jù),如何對數(shù)據(jù)進行組幀?是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘?
你好!在使用ADS54J42EVM的過程中,我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信,這需要ADS54J42EVM產(chǎn)生156.25Mhz
發(fā)表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化
電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
發(fā)表于 10-09 08:31
?1次下載

AFE77xx DAC JESD204B調試
電子發(fā)燒友網(wǎng)站提供《AFE77xx DAC JESD204B調試.pdf》資料免費下載
發(fā)表于 09-27 10:17
?0次下載

從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項
電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
發(fā)表于 09-21 10:19
?6次下載

評論