兩種JESD204B A/D轉換器轉FPGA設置與實現技巧
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21799瀏覽量
606080 -
轉換器
+關注
關注
27文章
8745瀏覽量
148067 -
ADI
+關注
關注
146文章
45860瀏覽量
251927
發布評論請先 登錄
相關推薦
JESD204B使用說明
能力更強，布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調用jesd204b ip核來一步步在FPGA內部實現
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發燒友網站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
發表于 12-10 14:27
?0次下載
調試ADS52J90板卡JESD204B接口遇到的問題求解
我在調試TI ADS52J90板卡JESD204B接口遇到的問題：
1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關于JESD204B的相關資料，能否提供相關JESD204B的相關資料
發表于 11-28 06:13
ADS54J69每個轉換器后跟隨兩個半帶的FIR濾波器，那輸出的是IQ數據嗎？
DA_BUS_REORDER寄存器，手冊上該寄存器只有0x0A一個配置選項，請問該寄存器是如何實現通道對應的？
3、ADS54J69每個
發表于 11-22 15:42
在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？
各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？我看LMK04821這個時鐘芯片
發表于 11-18 07:51
使用JESD204B接口，線速率怎么計算？
使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
發表于 11-18 07:10
如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？
你好！在使用ADS54J42EVM的過程中，我需要采用產品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產生156.25Mhz
發表于 11-14 07:12
ADC16DX370 JESD204B串行鏈路的均衡優化
電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
發表于 10-09 08:31
?1次下載
從JESD204B升級到JESD204C時的系統設計注意事項
電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
發表于 09-21 10:19
?3次下載
采用JESD204B的LMK5C33216超低抖動時鐘同步器數據表
電子發燒友網站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數據表.pdf》資料免費下載
發表于 08-21 10:47
?0次下載
一種連接數據轉換器和邏輯器件的高速串行接口—JESD204介紹
JESD204是一種連接數據轉換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數據速率（目前C修訂版已經發布，即
抓住JESD204B接口功能的關鍵問題
JESD204B是最近批準的JEDEC標準，用于轉換器與數字處理器件之間的串行數據接口。它是第三代標準，解決了先前版本的一些缺陷。該接口的優勢包括：數據接口路由所需電路板空間更少，建立與保持時序要求
工商網監
評論