FPGA之軟核演練篇：內置IP核之System ID的講解
軟核演練篇包含了哪些內容：該篇以什么是軟核、什么是Qsys、如何構建一個Qsys系統為切入點，在該基礎上進一步介紹了Nios II處理器的體系結構、Qsys豐富多彩的內置IP，以及Avalon總線接口規范，然后又以Avalon總線接口規范為基礎，進一步定制了開發板所有外設的IP核。最后，又以系統uC/OS-II和uCGUI為例進行了應用開發的介紹。本篇不同于傳統的傻瓜式教程，將理論和實踐相結合，不僅僅講述了怎樣做，更進一步講述了為什么要這樣做。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1629文章
21753瀏覽量
604193 -
總線
+關注
關注
10文章
2891瀏覽量
88162 -
IP核
+關注
關注
4文章
329瀏覽量
49538
發布評論請先 登錄
相關推薦
FPGA的軟核、硬核以及固核的概念
, 節約將近90% 的邏輯資源。 軟核(Soft IP Core) : 軟核在EDA 設計領域指的是綜合之前的寄存器傳輸級(RTL) 模型；
發表于 09-03 11:03
FPGA之軟核演練篇：內置IP核之UART的應用實戰講解-中斷
UART作為異步串口通信協議的一種，工作原理是將傳輸數據的每個字符一位接一位地傳輸。是對應各種異步串行通信口的接口標準和總線標準，它規定了通信口的電氣特性、傳輸速率、連接特性和接口的機械特性等內容。
FPGA之軟件工具篇：ROM IP核的使用講解
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件，還講解了PLL、ROM、RAM和FIFO IP核
FPGA之軟件工具篇：PLL IP核的使用講解
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件，還講解了PLL、ROM、RAM和FIFO IP核
FPGA之軟核演練篇：內置IP核之PIO的實戰應用講解
PIO即可自由組裝成一體電腦的新型準電腦，它把顯示器、機箱、電源、光驅和鍵鼠融為一體，需自由購買CPU 、主板、硬盤、內存等組裝成一體電腦的硬件系統開放平臺。
FPGA之軟核演練篇：內置IP核之EPCS的理論實戰講解
EPCS是串行存儲器，NiosII 不能直接從EPCS中執行程序，它實際上是執行EPCS控制器的片內ROM中的代碼（即Bootloader），把EPCS中的程序搬到RAM中執行。
工商網監
評論