上拉和下拉電阻用于正確偏置數字門的輸入，以防止它們在沒有輸入條件時隨機浮動

可以使用數字邏輯門用于連接外部電路或設備，但必須注意確保其輸入或輸出正常工作并提供預期的切換條件。

現代數字邏輯門，IC和微控制器包含許多輸入，稱為“引腳”以及一個或多個輸出，這些輸入和輸出需要正確設置，高或低，以使數字電路正常工作。

我們知道邏輯門是最基本的任何數字邏輯電路的構建塊，通過使用三個基本門，AND門，OR門和NOT門的組合，我們可以構建相當復雜的組合電路。但是數字化，這些電路只能有兩種邏輯狀態中的一種，稱為邏輯“0”狀態或邏輯“1”狀態。

這些邏輯狀態由兩個不同的電壓電平表示，任何電壓低于一級被視為邏輯“0”，并且任何高于另一級的電壓被視為邏輯“1”。因此，例如，如果兩個電壓電平為0V和+ 5V，則0V表示邏輯“0”，+ 5V表示邏輯“1”。

如果輸入到數字邏輯門或者電路不在可以被感知為邏輯“0”或邏輯“1”輸入的范圍內，那么當門或電路不能識別正確的輸入值時，數字電路可能會誤觸發，如HIGH可能不夠高或LOW可能不夠低。

例如，考慮左側的數字電路。兩個開關“a”和“b”代表通用邏輯門的輸入。當開關“a”閉合（ON）時，輸入“A”接地，（0v）或邏輯電平“0”（低），同樣，當開關“b”閉合（ON）時，輸入“B”也接地，邏輯電平“0”（低電平），這是我們需要的正確條件。

然而，當開關“a”打開（OFF）時，它的值是多少？施加到輸入“A”，HIGH或LOW的電壓？我們假設它將是+ 5V（高），因為開關“a”是開路的，因此輸入“A”沒有短路接地，但情況可能并非如此。由于輸入現在與定義的高電平或低電平條件實際上沒有連接，它有可能在0V和+ 5V（Vcc）之間“浮動”，允許輸入在任何電壓電平下自偏置，無論是高電平還是高電平。一個很低的條件。

這種不確定的情況可能會導致“A”處的數字輸入在開關打開時保持在邏輯電平“0”（低電平），此時我們實際需要邏輯“1”，（HIGH）導致邏輯門錯誤地將輸出切換為“Q”。此外，一旦存在，這種浮動和弱輸入信號很容易在其最小干擾或來自其相鄰輸入的噪聲時改變值，或者甚至可能導致其進入振蕩，使得門實際上不可用。關于輸入“B”的切換，情況也是如此。

然后，為了防止數字電路意外切換，任何稱為“浮動輸入”的未連接輸入應與邏輯“1”相關聯?；蜻壿嫛?”適合電路。我們可以通過使用通常稱為上拉電阻和下拉電阻來為輸入引腳提供定義的默認狀態，即使開關打開也可以輕松完成此操作，關閉或沒有任何東西連接到它。

在構建數字電子電路時，通常你會在一個IC封裝中留下一些備用門或鎖存器，或者電路設計不會所有多輸入門輸入都在使用。這些未使用的邏輯輸入可以連接在一起或連接到固定電壓，使用高阻值電阻到Vcc電壓（稱為上拉電阻）或通過低電阻電阻到0V（GND），稱為下拉電阻。這些未使用的輸入不應該只是浮動。

上拉電阻

確保數字邏輯門和電路的輸入不能自偏置的最常用方法浮動是指將未使用的引腳直接連接到地（0V）以獲得恒定的低“0”輸入（或非門或非門）或直接連接到Vcc（+ 5V）以獲得恒定的高“1”輸入（AND和NAND）門）。好的，讓我們再看一下上面的兩個切換輸入。

這次，要停止兩個輸入A和B，來自“浮動“關于相應的開關”，“a”和“b”是否打開（OFF），兩個輸入連接到+ 5V電源。

您可能認為這樣可以正常工作時切換“ a“打開（OFF），輸入連接到Vcc（+ 5V），當開關閉合（ON）時，輸入像以前一樣接地，然后輸入”A“或”B“始終有默認值無論開關的位置如何都要說明。

然而，這是一個糟糕的情況，因為當任何一個開關閉合（ON）時，+ 5V電源和地之間會出現直接短路，導致過大的電流流過熔斷器或損壞電路這不是好消息。解決此問題的一種方法是使用連接在輸入引腳和+ 5V電源軌之間的上拉電阻，如圖所示。

上拉電阻應用

通過使用這兩個上拉電阻，每個輸入一個，當開關“A”或“B”打開（OFF）時，輸入通過上拉電阻有效連接到+ 5V電源軌。結果是，由于輸入邏輯門的輸入電流非常小，因此在上拉電阻上幾乎沒有電壓降低，因此幾乎所有+ 5V電源電壓都會施加到輸入引腳，從而產生高電平，邏輯“ 1“條件。

當開關”A“或”B“閉合時，（OFF）輸入短路接地（LOW），在輸入端產生邏輯”0“狀態。但是，這次我們不會使供電軌短路，因為上拉電阻只通過一個小電流（由歐姆定律決定）通過閉合的開關接地。

使用在這種情況下，輸入始終具有默認邏輯狀態，“1”或“0”，高或低，具體取決于開關的位置，從而實現正確的輸出功能。在“Q”處設置門，從而防止輸入浮動或自偏置，從而為我們提供所需的切換條件。

雖然Vcc與輸入（或輸出）之間的連接是首選方法，使用上拉電阻時，問題就出現了我們如何計算電阻值以確保輸入的正確操作。

計算上拉電阻值

所有數字邏輯門，電路和微控制器不僅受其工作電壓的限制，而且受每個數據邏輯門的電流下沉和采購能力的限制。輸入引腳。數字邏輯電路使用兩個二進制狀態工作，這兩個狀態通常由兩個不同的電壓表示：邏輯“1”的高電壓V H 和邏輯“0的低電壓V L ”。但是在這兩種電壓狀態的每一種中，都有一系列電壓來定義這兩種二元狀態的上下電壓。

因此，例如，對于TTL 74LSxxx系列數字邏輯門，顯示了表示邏輯電平“1”和邏輯電平“0”的電壓范圍。

其中：V IH（min ） = 2.0V是保證被識別為邏輯“1”（高）輸入的最小輸入電壓，V IL（max） = 0.8V是保證的最大輸入電壓被識別為邏輯“0”（低）輸入。

換句話說，0到0.8V之間的TTL 74LSxxx輸入信號被認為是“低”，而被認為是2.0到5.0V之間的輸入信號“高”。任何介于0.8和2.0伏之間的電壓都不會被識別為邏輯“1”或邏輯“0”。

當邏輯門連接在一起時，電流在一個邏輯門的輸出和輸入之間流動。另一個?；綯TL邏輯門輸入所需的電流量取決于輸入是邏輯“0”（低電平）還是邏輯“1”（高電平），因為這會為邏輯“0”創建電流源操作，邏輯門“1”的電流吸收動作。

當邏輯門的輸入為高電平時，電流流入TTL輸入，因為輸入基本上作為直接連接到地的路徑。此輸入電流I IH（max）在流入“柵極”時為正值，對于大多數TTL 74LSxxx輸入，其值為20μA。

同樣，當邏輯門的輸入為低電平，電流流出TTL輸入，因為輸入基本上作為直接連接到Vcc的路徑。此輸入電流I IL（max）的值為負值，因為它流出“門外”，對于大多數TTL 74LSxxx輸入，其值為-400μA（ - 0.4mA）。

請注意，高電壓和低電壓和電流的值在TTL邏輯系列之間有所不同，對于CMOS邏輯系列來說也要低得多。此外，微控制器，PIC，Arduino，Raspberry Pie等的輸入電壓和電流要求也會有所不同，請先查閱數據表。

通過了解上述信息，我們可以計算出單個TTL 74LS系列邏輯門所需的最大上拉電阻值：

單柵上拉電阻值

然后使用歐姆定律，單個TTL 74LS系列邏輯門降低3伏所需的最大上拉電阻為150kΩ 。雖然這個計算值可以工作，但是當電阻上的電壓降達到最大值而輸入電流達到最小值時，它不會留下任何錯誤。

理想情況下，我們希望邏輯“1”為盡可能靠近Vcc，以保證100％門通過上拉電阻看到HIGH（邏輯1）輸入。如果電阻器的容差或電源電壓不是按計算的話，降低該上拉電阻的電阻值會使我們的誤差容限更大。但是，我們不希望電阻值太低，因為這會增加流入柵極的電流，從而增加功耗。

因此，如果我們假設電壓降僅為1伏，（1.0V）電阻在4伏時提供兩倍的輸入電壓，快速計算將為我們提供50kΩ的單個上拉電阻值。進一步降低電阻值將產生更小的電壓降但增加電流。然后我們可以看到，雖然可能存在最大允許電阻值，但上拉電阻的電阻值通常不是那么關鍵，電阻值介于10k到100k歐姆之間。

這個簡單的例子上面給出了偏置單個TTL門所需的上拉電阻的最大值。但我們也可以使用相同的電阻將多個輸入偏置為邏輯“1”值。例如，假設我們已經構建了一個數字電路，并且有十個未使用的邏輯門輸入。作為單個標準TTL 74LS門，輸入電流I IH（max）為20μA（也稱為1的扇入），那么10個TTL邏輯門將需要總電流： 10x20μA=200μA表示10的扇入。

因此，提供10個未使用輸入所需的上拉電阻的最大電阻值計算如下：

多個門上拉電阻值

此處扇入為10，但如果為“n”TTL輸入連接在一起，然后通過電阻的電流將是“n”次I IH（max）。再次像以前一樣，這個15kΩ的電阻可能是精確的計算值，但沒有留下任何誤差的空間，因此將電壓降降低到1伏（或任何你想要的值），電阻值只有5kΩ。

上拉電阻示例No1

兩個TTL 74LS00 NAND門和一個單刀雙擲開關將用于制作一個簡單的Set-Rest雙穩態觸發器。計算：1）。如果表示邏輯高電平輸入的電壓在開關打開時保持在4.5伏特，則最大上拉電阻值，以及2）。當開關閉合時，電流流過電阻器（假設零接觸電阻）。同時繪制電路。

給出的數據：Vcc = 5V，V IH = 4.5V，I IH（max） =20μA

1）。上拉電阻值，R MAX

2）。電阻器電流，I R

設置重置雙穩電路

下拉電阻

下拉電阻與前一個上拉電阻的工作方式相同，不同之處在于邏輯門輸入接地，邏輯電平為“0”（低電平） ）或者通過機械開關的操作它可以變高。這種下拉電阻配置對于鎖存器，計數器和觸發器等數字電路特別有用，當開關瞬間閉合以引起狀態改變時，需要正向單觸發器。

雖然它們可能似乎以與上拉電阻相同的方式工作，無源下拉電阻的電阻值對于TTL邏輯門比對類似的CMOS門更為關鍵。這是因為TTL輸入在其低電平狀態下輸出的電流要大得多。

從上面我們看到TTL 74LSxxx系列的最大電壓電平表示邏輯“0”（低電平）邏輯門在0和0.8伏之間，（V IL（MAX） = 0.8V）。同樣，當為低電平時，柵極將電流提供給400μA的值（I IL =400μA）。因此，單個TTL邏輯門的最大下拉電阻值計算如下：

單門下拉電阻值

然后，最大下拉電阻值計算為2kΩ。同樣，與上拉電阻計算一樣，這個2kΩ電阻值不會產生誤差，因為電壓降最大。因此，如果電阻太大，則下拉電阻兩端的電壓降可能導致柵極輸入電壓超出正常的低電壓范圍，因此為了確保正確的開關，最好使輸入電壓為0.5伏或更低。

因此，如果我們假設電阻兩端的電壓降僅為0.4伏，那么快速計算將給出一個1kΩ的下拉電阻值。進一步降低電阻值將產生更小的電壓降，使輸入更接地（低）。該數據表值為400μA或0.4mA（I IL ）是最小的低電流值，但可能更高。

此外，將輸入連接在一起將導致更大的電流通過電阻器。例如，10的扇入將導致10x400μA= 4.0mA，需要100Ω的下拉電阻。

但你可能會想，為什么直接使用下拉電阻接地（0V）會產生所需的低電壓？在沒有下拉電阻的情況下直接接地絕對可以在大多數情況下工作，但由于柵極輸入永久接地，因此使用電阻可以限制流出輸入的電流，從而減少功率損耗，同時保持邏輯“0”條件。

集電極開路輸出

到目前為止，我們已經看到我們可以使用上拉電阻或下拉電阻來控制電壓電平一個邏輯門。但我們也可以在柵極輸出端使用上拉電阻，以實現不同的柵極技術連接，例如TTL到CMOS或需要更高電流和電壓的傳輸線驅動應用。

In為了克服這個問題，制造了一些邏輯門，其中柵極集電極的內部輸出電路保持開路狀態，這意味著邏輯門實際上并不驅動輸出高電平，只有低電平作為外部上拉電阻的工作才能做到這一點。其中一個例子是TTL 74LS01，四路2輸入與非門，具有開路集電極輸出，而不是標準TTL 74LS00，四路2輸入與非門。

開路集電極，（OC）或者用于CMOS的漏極開路，輸出通常用于緩沖器/逆變器/驅動器IC（TTL 74LS06,74LS07），允許比普通邏輯門更大的輸出電流和/或電壓能力。例如，驅動大型負載，例如LED指示燈，小型繼電器或直流電機。無論哪種方式，上拉電阻的原理和使用與輸入幾乎相同。

邏輯門，微 - 由于沒有電源電壓的內部路徑（Vcc），控制器和具有集電極開路輸出的其他此類數字電路無法將其輸出拉高。這種情況意味著它們的輸出在低電平時接地，或者在高電平時浮動，因此外部上拉電阻（Rp）需要從下拉晶體管的集電極開路端子連接到Vcc電源。

連接上拉電阻時，輸出仍然以與普通邏輯門相同的方式工作，因為當輸出晶體管為OFF（斷開）時，輸出為高電平，當晶體管為ON（閉合）時，輸出為LOW。因此，晶體管導通，將輸出拉至低電平。

上拉電阻的大小取決于連接的負載和晶體管截止時電阻兩端的壓降。當輸出為低電平時，晶體管必須能夠通過上拉電阻吸收負載電流。同樣，當輸出為高電平時，通過上拉電阻的電流必須足夠高，無論連接到它的是什么。

正如我們之前看到的輸入，數字邏輯門的輸出操作使用由兩個不同電壓表示的兩個二進制狀態：邏輯“1”的高電壓V H 和邏輯“0”的低電壓V L 。在這兩種電壓狀態的每一種中，都有一系列電壓來定義它們的上限和下限電壓。

V OH（min）是保證被識別的最小輸出電壓作為邏輯“1”（高）輸出，對于TTL，這是在2.7伏特給出的。 V OL（max）是保證被識別為邏輯“0”（LOW）輸出的最大輸出電壓，對于TTL，這是0.5伏特。換句話說，0到0.5V之間的TTL 74LSxxx輸出電壓被認為是“低”，2.7到5.0V之間的輸出電壓被認為是“高”。

因此當使用開集電極邏輯門時，所需上拉電阻的值由下式確定：

開路集電極上拉電阻值

7401開集極NAND的值如下：Vcc = 5V，V OL = 0.5V，I OL（max） =8毫安。注意，計算合適的上拉電阻Rp很重要，因為通過電阻的電流不得超過I OL（max）。

我們之前說的是開集電極邏輯門非常適合驅動需要更高電壓和電流的負載，例如LED指示燈。 TTL 74LS06六路反向緩沖器/驅動器的I OL（最大值）額定值為40 mA（而不是74LS01的8 mA）和V OH（max）額定值30伏而不是通常的5伏（但IC本身必須使用5V電源）。然后74LS06將允許我們驅動高達40mA的電流負載。

上拉電阻示例No2

需要74LS06六角形逆變器驅動器來控制單個紅色LED指示燈從12伏電源。如果LED在1.7V電壓下需要15mA，HEX逆變器的V OL 在完全接通時為0.1V，則計算驅動LED所需的限流電阻值。

我們可以使用開集電極驅動器，以類似的方式驅動小型機電繼電器，燈或直流電機，因為這些設備通常需要5V或12V或更高電壓，電流大約為10到20 mA才能正常工作。

TTL門的兩個或多個集電極開路輸出可以直接連接在一起并通過一個外部拉 - 電阻器。結果是輸出被有效地“和”在一起，因為組合的行為就像門連接到AND門一樣。這種類型的配置稱為有線AND邏輯。

上拉電阻摘要

我們在本教程中已經看到了關于無源上拉和下拉電阻的問題電路，數字邏輯門的輸入可以自偏置或浮動到他們選擇的任何邏輯電平，許多開關誤差可以追溯到未連接和浮動輸入引腳。

上拉電阻連接未使用的輸入引腳（AND和NAND門）到直流電源電壓（Vcc）以保持給定輸入為高電平。下拉電阻將未使用的輸入引腳（OR和NOR門）連接到地（0V），以使給定輸入保持低電平。上拉電阻的電阻值通常不是那么關鍵，但必須保持輸入引腳電壓高于V IH 。使用10kΩ上拉電阻很常見，但值范圍為1k至100k歐姆。

由于低輸入電壓電平，V IL（max）和更高的I IL 電流，下拉電阻更為關鍵。使用100Ω下拉電阻是最常見的，但它們的電阻值范圍為50至1k歐姆。

帶開路集電極的數字邏輯門（在TTL邏輯的情況下）輸出或漏極開路（在CMOS邏輯的情況下）輸出需要連接到其輸出引腳和直流電源之間的外部上拉電阻，以使邏輯門執行預期的邏輯功能。

使用開路集電極/漏極開路柵極的優勢在于它們能夠切換更高的電壓和電流或提供有線AND運算的能力。一些集電極開路，例如74LS06，能夠驅動更大的負載，因為它們的輸出可通過外部上拉電阻連接到高達30伏的電源。