在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思公司宣布其Virtex UltraScale+ FPGA面向首批客戶開始發(fā)貨

Xilinx賽靈思官微 ? 來源:djl ? 作者:賽靈思 ? 2019-07-30 17:14 ? 次閱讀

賽靈思公司(NASDAQ:XLNX)今天宣布其 Virtex UltraScale+ FPGA 面向首批客戶開始發(fā)貨,這是業(yè)界首款采用臺積公司(TSMC) 16FF+ 工藝制造的高端 FinFET FPGA。賽靈思在 UltraScale+ 產(chǎn)品系列與設(shè)計工具上一直與100多家客戶積極接觸,目前已向其中60 多家客戶發(fā)貨器件和/或開發(fā)板。

Virtex UltraScale+ 器件加上 Zynq UltraScale+ MPSoC 和 Kintex UltraScale+ FPGA展示了賽靈思16nm產(chǎn)品組合三大系列已經(jīng)悉數(shù)登場。Virtex UltraScale+ 器件建立在業(yè)界唯一一款 20nm 高端 FPGA Virtex UltraScale 系列成功的基礎(chǔ)之上。該新產(chǎn)品采用 32G 收發(fā)器、PCIe Gen 4集成內(nèi)核和 UltraRAM 片上存儲器技術(shù)等業(yè)界領(lǐng)先的功能,為下一代數(shù)據(jù)中心、400G 與 Tb 級有線通信測試測量以及航空航天與軍用市場提供了所需的性能和集成度。

“Virtex UltraScale+ FPGA 的成功交付,標(biāo)志著所有 UltraScale+ 16nm 三大系列均已亮相,可以支持 100 多家客戶充分運用先進(jìn)的 FinFET 器件、開發(fā)板和工具開發(fā)下一代設(shè)計。我們“三連冠 (Three-Peat)”的執(zhí)行力——也就是在 28nm、20nm 和現(xiàn)在的 16nm 連續(xù)三代技術(shù)節(jié)點上所保持的領(lǐng)先優(yōu)勢 —— 展示了我們致力于向市場率先推出業(yè)界最先進(jìn)產(chǎn)品的長期承諾。”

——Victor Peng,賽靈思公司執(zhí)行副總裁兼可編程產(chǎn)品部總經(jīng)理

“大規(guī)模數(shù)據(jù)中心系統(tǒng)需要高速數(shù)據(jù)處理、高帶寬和低時延網(wǎng)絡(luò)及存儲系統(tǒng)連接。高性能 Virtex UltraScale+ 器件的及早推出將幫助我們快速迎接和部署先進(jìn)技術(shù),滿足客戶對網(wǎng)絡(luò)、包處理、存儲和加速應(yīng)用的要求。” 、

——Jeff Milrod,BittWare 公司總裁兼 CEO

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1797

    瀏覽量

    132176
  • 數(shù)據(jù)中心
    +關(guān)注

    關(guān)注

    16

    文章

    5171

    瀏覽量

    73292
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?369次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>開始</b>量產(chǎn)出貨

    Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

    Ultrascale開發(fā)的支持包含步進(jìn)功能的增強型FPGA架構(gòu),相比7系列的28nm工藝,Ult
    的頭像 發(fā)表于 04-24 11:29 ?811次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

    2025 FPGA技術(shù)研討會北京站圓滿結(jié)束

    2025FPGA技術(shù)研討會北京站于4月10日在北京麗亭華苑酒店圓滿結(jié)束!本次研討會吸引了來自全國各地的行業(yè)專家、工程師及企業(yè)代表踴躍參與,現(xiàn)場座無虛席,氣氛熱烈。
    的頭像 發(fā)表于 04-16 09:14 ?531次閱讀

    國產(chǎn)EDA億?接入DeepSeek

    國產(chǎn)EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業(yè)注入變革性力量,開啟FPGA應(yīng)用開發(fā)的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構(gòu)建起連接FPGA
    的頭像 發(fā)表于 02-21 17:26 ?945次閱讀
    國產(chǎn)EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    AI 應(yīng)用場景全覆蓋!解碼超高端 VU+ FPGA 開發(fā)平臺 AXVU13F

    「AXVU13F」 Virtex UltraScale+ XCVU13P + Jetson Orin NX? 繼發(fā)布 AMD Virtex UltraScale+
    的頭像 發(fā)表于 02-13 17:56 ?483次閱讀
    AI 應(yīng)用場景全覆蓋!解碼超高端 VU+ <b class='flag-5'>FPGA</b> 開發(fā)平臺 AXVU13F

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻率不是F
    發(fā)表于 12-30 16:28

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?2次下載

    ALINX 發(fā)布 AXVU13P:AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發(fā)平臺

    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺?AXVU13P! 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
    的頭像 發(fā)表于 12-20 16:46 ?770次閱讀
    ALINX 發(fā)布 AXVU13P:AMD <b class='flag-5'>Virtex</b> <b class='flag-5'>UltraScale+</b> 高端 <b class='flag-5'>FPGA</b> PCle 3.0 綜合開發(fā)平臺

    FPGA產(chǎn)品的主要特點

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題一度對行業(yè)產(chǎn)生深遠(yuǎn)影響。易通過優(yōu)化供應(yīng)鏈管理、強化產(chǎn)能規(guī)劃,確保客戶FPGA需求得到及時滿足。
    的頭像 發(fā)表于 12-04 14:20 ?1411次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>產(chǎn)品的主要特點

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對于
    的頭像 發(fā)表于 11-29 11:03 ?1303次閱讀
    時序約束一主時鐘與生成時鐘

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業(yè)、視頻和通信應(yīng)用設(shè)計。AMD/Xilinx MPSoC ZCU102 評估套件采用
    的頭像 發(fā)表于 11-20 15:32 ?1454次閱讀
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評估套件

    今日看點丨 UALink聯(lián)盟正式成立,與英偉達(dá)NVLink展開競爭;FPGA大廠萊迪半導(dǎo)體宣布重組

    1. FPGA 大廠萊迪半導(dǎo)體宣布重組,將裁員14% ? 萊迪半導(dǎo)體(Lattice)宣布進(jìn)行公司
    發(fā)表于 11-05 11:37 ?745次閱讀

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊一行蒞臨圍繞時頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實地調(diào)研,副總經(jīng)理田永和、對外合作部
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    科普 | 一文了解FPGA

    和 85,000 個晶體管,門數(shù)量不超過 1000 個。對比 2016 年發(fā)布的 VIRTEX UltraScale,16nm 制程,
    發(fā)表于 07-08 19:36

    FPGA下載問題

    在ARM開發(fā)中,通常可供選擇的下載器有多種。清華的FPGA,除了官方的專用下載器,有其他的下載器可以使用嗎?使用下載器可以嗎?
    發(fā)表于 06-23 12:28
    主站蜘蛛池模板: 亚洲天堂一区二区三区 | 成人a在线观看 | 中文字幕不卡在线播放 | 亚洲免费色图 | 国产亚洲精品久久yy5099 | 亚洲成在人线中文字幕 | 国产视频一二三 | 天天透天天射 | 日韩精品亚洲一级在线观看 | 中国高清色视频www 中国高清性色生活片 | 人人揉揉香蕉大免费不卡 | 四虎影院黄色 | 午夜久久免影院欧洲 | 亚洲精品视频在线 | 欧美3d动漫网站 | 国产特黄一级一片免费 | 中国免费黄色片 | 欧美一级看片a免费观看 | 午夜精品久久久久 | 欧美色炮 | 成人三级在线播放线观看 | 大尺度视频网站久久久久久久久 | 欧美一区二区三区在线 | 永久免费在线观看视频 | 在线播放 你懂的 | 丁香久久婷婷 | 27pao强力打造高清免费高 | 久久久午夜毛片免费 | 国产精品永久免费 | 欧美日韩不卡码一区二区三区 | 激情综合色综合久久综合 | 天天干天天干 | 999久久久免费精品国产牛牛 | 嗯!啊!使劲用力在线观看 | 91免费在线视频 | 久久久精品免费 | 涩涩高清无乱码在线观看 | 日韩a视频 | 一区二区亚洲视频 | 国产精品高清久久久久久久 | 美女流白浆网站 |