參考鏈接：http://www.fpgaw.com/thread-112099-1-1.html
跟李凡老師學FPGA之VHDL基礎D01（課堂筆記）

寄存器要自己猜。

阻與不阻隨便來。
常數當作參數用。
分號當帽頭上戴。

Verilog學到今天，我們會總結一下，Verilog是幾大怪。
有說四大怪，有說八大怪。
業界總結了幾大怪，我來說一下。
挺有意思。
學到今天，我們可以稍微做一下總結。
如果沒有學到今天，我們理解不了為什么有幾大怪。
我們馬上就會來討論VHDL的具體的語法，因為它是比較嚴謹的。

像Verilog的幾大怪，寄存器要自己猜。
我們把它聲明成reg了，但是綜合出來不一定是reg。
它有的時候是，有的時候不是。
雖然行為的輸出一定要聲明成reg，但是最后是否得到寄存器，就完全不一定。
就看綜合器了。
它愿意變成寄存器就變成寄存器。
所以說稱之為寄存器要自己猜。

阻與不阻隨便來。
阻塞和非阻塞，有的時候怎么寫都是對的。

常數當作參數用。
這是2005年以前的。
2005以前只有一個parameter。
常數參數是不分的。
常數要封裝，參數是要傳遞的。
2005之前，全部只有一個parameter。
這是他的商業行為造成的四大怪。

分號當帽頭上戴。
我們知道任何一種語言的分號都是打在語言的最末尾。
Verilog，世界上只有一種語言，分號是有的時候打在上面，有的時候打在下面。
就是Verilog，沒有第二種語言，有這么混亂。