FPGA中的浮點(diǎn)四則運(yùn)算是什么
由于定點(diǎn)的四則運(yùn)算比較簡單,如加減法只要注意符號擴(kuò)展,小數(shù)點(diǎn)對齊等問題即可。在本文中,運(yùn)用在前一節(jié)中....

FPGA復(fù)位的8種技巧
在 FPGA 設(shè)計(jì)中,復(fù)位起到的是同步信號的作用,能夠?qū)⑺械拇鎯υO(shè)置成已知狀態(tài)。在數(shù)字電路設(shè)計(jì)....

AD936x RF收發(fā)器應(yīng)用相關(guān)問答
AD9361是一款針對各種低功耗無線應(yīng)用而設(shè)計(jì)的RF收發(fā)器,集RF前端與靈活的混合信號基帶部分為一體....
FPGA延時(shí)Verilog HDL實(shí)現(xiàn)
可以在任意時(shí)刻啟動(dòng),可以重復(fù)啟動(dòng),延時(shí)時(shí)長可調(diào),單位可切換(ms/us),在50MHz時(shí)鐘下的延時(shí)范....
Verilog表達(dá)式的位寬確定規(guī)則
很多時(shí)候,Verilog中表達(dá)式的位寬都是被隱式確定的,即使你自己設(shè)計(jì)了位寬,它也是根據(jù)規(guī)則先確定位....

FPGA學(xué)習(xí)入門從點(diǎn)燈開始
首先,F(xiàn)PGA開發(fā)工程師是一個(gè)相對高薪的工作,但是,很多同學(xué)在剛?cè)腴T時(shí)都會有一種無從下手的感覺,尤其....
Verilog實(shí)現(xiàn)DDS正弦波發(fā)生器
DDS 同 DSP(數(shù)字信號處理)一樣,是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS 是直接數(shù)字式頻率合成器(Di....

如何設(shè)計(jì)一個(gè)參數(shù)化的數(shù)據(jù)選擇器
在FPGA設(shè)計(jì)中,大部分情況下我們都得使用到數(shù)據(jù)選擇器。并且為了設(shè)計(jì)參數(shù)化,可調(diào),通常情況下我們需要....

用VHDL語言創(chuàng)建一個(gè)8位算術(shù)邏輯單元(ALU)
在這個(gè)項(xiàng)目中,我們用 VHDL 語言創(chuàng)建一個(gè) 8 位算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開關(guān)....

5G歸來的華為,華為Mate60 Pro突然開售!
至于為什么這么突然發(fā)布旗艦新機(jī),華為終端官博官宣時(shí)表示,主要是慶祝華為 Mate 系列手機(jī)今天累計(jì)發(fā)....

什么是RDMA?什么是RoCE網(wǎng)絡(luò)技術(shù)?
在數(shù)據(jù)為王的時(shí)代,人們對網(wǎng)絡(luò)的要求更加嚴(yán)苛。然而傳統(tǒng)的TCP / IP以太網(wǎng)連接占用了大量的CPU資....

放棄千億投資,富士康為何退出印度?
路透社援引知情人士透露,上述合資工廠的計(jì)劃進(jìn)展緩慢。出于對印度政府延遲批準(zhǔn)激勵(lì)措施的擔(dān)憂,這是富士康....
ASML將向中國推出“特供版”DUV***??
光刻機(jī)是半導(dǎo)體產(chǎn)業(yè)的重要設(shè)備之一。網(wǎng)傳荷蘭ASML(阿斯麥)試圖規(guī)避荷蘭新銷售許可禁令,向中國推出特....

從30天到17小時(shí),如何讓HSPICE仿真效率提升42倍?
C社相關(guān)負(fù)責(zé)人表示:算力不足是目前IC設(shè)計(jì)行業(yè)普遍面臨的問題。對于EDA上云,公司之前沒有嘗試過,對....

誰是全球市值最高的芯片公司?
在過去幾十年里,英偉達(dá)有著自己的戰(zhàn)略定位,這可能是能夠取得如此成功的推動(dòng)力。尤其是英偉達(dá)的“超級計(jì)算....
中國芯片最新50強(qiáng)榜單發(fā)布!
自動(dòng)駕駛:安全標(biāo)準(zhǔn)也將是完全自動(dòng)駕駛汽車能否實(shí)現(xiàn)發(fā)展和商業(yè)化的關(guān)鍵因素,并且這無疑是無人駕駛汽車大規(guī)....

如何看待華為1100億行規(guī)模的代碼庫
首先,我們需要了解代碼庫規(guī)模的背后。在華為這樣的大型科技公司中,代碼庫規(guī)模的增長是必然的。隨著公司業(yè)....