多級輸出的延遲電路圖(一)
如圖是具有多級輸出的延遲電路。電路中采用了運算放大器作比較器,當運算放大器A1的同相輸入端加電壓+VE后,在運算放大器A2、A3、A4同相輸入端上的電壓VC1將沿著指數曲線規律上升。運算放大器的反相輸入端加入由分級分壓器提供的電壓。因此各運算放大器輸入在Vc1由零變為+VB(電源電壓)的t1、t2、t3時刻,分別使各輸出信號翻轉,從而實現了VA1、VA2、VA3逐級延時的目的。注意本電路使用了雙電源,即正電源+VE、+VB與負電源-VB。
多級輸出的延遲電路圖(二)
圖2為一種采用CMOS同相緩沖器組成的兩級電容充電式長時問延時電路根據上述分析方法,第-級和第二級的延時時間分別為:
(綜合整理:mcu資訊、百度文庫)
評論
查看更多