長(zhǎng)期平均誤碼率，簡(jiǎn)稱(chēng)誤碼率(BitErrorRate，BER)，是光通信網(wǎng)絡(luò)及設(shè)備的重要指標(biāo)之一。目前光通信網(wǎng)絡(luò)及設(shè)備正朝著小型化、高頻率、高速率、大容量的方向發(fā)展，對(duì)作為測(cè)量?jī)x器的誤碼測(cè)試儀速率及功能的要求也越來(lái)越高。雖然國(guó)內(nèi)外儀器儀表廠，如安捷倫(Agilent)、泰克(Tektronix)等推出了各種高速誤碼測(cè)試儀，但是大多價(jià)格昂貴，并且系統(tǒng)復(fù)雜。所以，對(duì)于國(guó)內(nèi)通信行業(yè)，開(kāi)發(fā)一種價(jià)廉、方便、速率可達(dá)10 Gb/s的高速誤碼測(cè)試系統(tǒng)，具有實(shí)用價(jià)值。

　　1 系統(tǒng)概述

　　本誤碼測(cè)試系統(tǒng)由兩部分組成：誤碼測(cè)試部分和上位機(jī)人機(jī)界面部分。其中誤碼測(cè)試部分由高速誤碼儀、光衰減器、光功率計(jì)和光源等組成。高速誤碼儀以微控制器ADμC7020為核心，控制XFP收發(fā)控制器Si5040來(lái)實(shí)現(xiàn)。

　　ADμC7020是ADI公司的基于ARM7TDMI的體系結(jié)構(gòu)的控制器，支持16/32位精簡(jiǎn)指令集(RISC)。片內(nèi)集成了12位的ADC(1MSPS)、4通道12位帶緩沖的DAC、電壓比較器、62 KB可在系統(tǒng)中編程(ISP)的片內(nèi)閃速/電擦除存儲(chǔ)器Flash和8 KB RAM，串行接口包括UART、SPI、2個(gè)I2C、用于下載/調(diào)試的JTAG端口、4個(gè)定時(shí)器、14個(gè)通用I/0引腳、片內(nèi)可編程邏輯陣列(PLA)。CPU時(shí)鐘高達(dá)45 MHz，可使用片內(nèi)晶體振蕩器和片內(nèi)PLL。

　　Si5040是Silicon Laboratories公司高速物理層(highspeed PHY)產(chǎn)品線的產(chǎn)品。采用其已通過(guò)市場(chǎng)驗(yàn)證的DSPLL技術(shù)，同時(shí)在數(shù)據(jù)發(fā)送和接收路徑提供信號(hào)抖動(dòng)消除功能的10 Gb/s XFP收發(fā)器。Si5040支持3種不同的模擬與數(shù)字信號(hào)質(zhì)量監(jiān)測(cè)功能，分別是模擬信號(hào)LOS監(jiān)測(cè)、CID(連O或連1)監(jiān)測(cè)以及專(zhuān)有的數(shù)字眼圖開(kāi)度測(cè)量功能，還提供線路環(huán)回測(cè)試、XFI回路測(cè)試和接收/發(fā)送雙方向的PRBS碼流生成和檢查功能。

　　此設(shè)計(jì)中，ADμC7020作為控制器，對(duì)Si5040芯片進(jìn)行配置和初始化，完成誤碼數(shù)的采集，并作為整個(gè)系統(tǒng)上位機(jī)和Si5040之間的橋梁，及時(shí)向上位機(jī)提供測(cè)量的誤碼及狀態(tài)值等數(shù)據(jù);Si5040完成偽隨機(jī)碼型(PRBS)的產(chǎn)生、同步及對(duì)比檢測(cè)，計(jì)算出誤碼數(shù)(Error Count);上位機(jī)由LabWindows/CVI構(gòu)造的測(cè)試平臺(tái)，通過(guò)上位機(jī)PC的并口(LPT)模擬I2C總線讀ADμC7020所構(gòu)建的寄存器映射表，將測(cè)試系統(tǒng)各器件的狀態(tài)(包括Si5040)及誤碼數(shù)顯示出來(lái)，計(jì)算誤碼數(shù)和測(cè)試時(shí)間內(nèi)的總發(fā)送碼數(shù)的比值得出誤碼率(BER)，通過(guò)I2C總線讀寫(xiě)ADμC7020的寄存器表完成對(duì)系統(tǒng)各部分(包括Si5040)的控制和查詢(xún)。

　　2 原理及組成

　　誤碼測(cè)試儀框圖如圖1所示。

　　2.1 測(cè)試原理

　　在數(shù)字光纖通信系統(tǒng)中，經(jīng)常測(cè)試或驗(yàn)證系統(tǒng)和器件的誤碼率指標(biāo)，若要獲得精確的測(cè)試結(jié)果，必須進(jìn)行無(wú)限長(zhǎng)時(shí)間的試驗(yàn)。根據(jù)統(tǒng)計(jì)置信度原理，只要驗(yàn)證數(shù)字系統(tǒng)或器件的誤碼率指標(biāo)是否優(yōu)于某一規(guī)定標(biāo)準(zhǔn)，即可在測(cè)量精度和測(cè)試時(shí)間之間進(jìn)行折中處理，而且仍能保證測(cè)試結(jié)果的可信度。產(chǎn)生誤碼的主要原因是傳輸系統(tǒng)的噪聲和脈沖抖動(dòng)，誤碼性能用誤比特率BER來(lái)衡量。但在實(shí)際測(cè)量中，常以長(zhǎng)時(shí)間測(cè)量中誤碼數(shù)目與傳送的總碼元數(shù)之比來(lái)表示BER，BER=錯(cuò)誤比特?cái)?shù)/傳輸總的比特?cái)?shù)。

　　由于這是一個(gè)統(tǒng)計(jì)過(guò)程，因此當(dāng)被測(cè)比特?cái)?shù)接近于無(wú)窮大時(shí)，被測(cè)BER才能接近實(shí)際BER。但是在大多數(shù)情況下，只需測(cè)試小于預(yù)定義閾值的BER即可。完成測(cè)試所需的比特?cái)?shù)取決于所需的置信度和BER閾值。置信度是指，系統(tǒng)的真實(shí)BER小于指定BER時(shí)的測(cè)試占全部測(cè)試的百分比。由于無(wú)法測(cè)量無(wú)窮位，也無(wú)法準(zhǔn)確預(yù)測(cè)什么時(shí)候會(huì)出現(xiàn)誤碼，因此置信度永遠(yuǎn)不會(huì)達(dá)到100%。另外，IEEE802.3規(guī)定最壞情況的誤碼率是10E-10。在這種條件下，出現(xiàn)的誤碼不會(huì)降低網(wǎng)絡(luò)的性能，因?yàn)樗械木W(wǎng)絡(luò)軟硬件都按這個(gè)要求建立。因此，這個(gè)條件下出現(xiàn)的噪聲將不足以改變接收端的比特值，不會(huì)造成誤碼。一般情況下，選擇的誤碼率標(biāo)準(zhǔn)比IEEE標(biāo)準(zhǔn)高出100倍，并把10E-12誤碼率稱(chēng)為零誤碼率。零誤碼率意味著每10萬(wàn)億位中產(chǎn)生的誤碼小于1個(gè)。置信度的公式如下：

　　其中CL為置信度，Nbits為接收的總比特?cái)?shù)。

　　在生產(chǎn)和測(cè)試中，只考慮零誤碼且置信度為標(biāo)準(zhǔn)的95%的情況，用比特?cái)?shù)除以數(shù)據(jù)速率可確定測(cè)試所需時(shí)間。得出常用的方程式如下：

　　對(duì)于10 Gbps的系統(tǒng)，測(cè)試30 s基本可以達(dá)到10E-12的要求。

　　Si5040的發(fā)端模塊產(chǎn)生偽隨機(jī)碼序列數(shù)據(jù)流，作為通信系統(tǒng)的信源數(shù)據(jù)流，收端模塊接收通信系統(tǒng)輸出的比特流，并與本地產(chǎn)生的與發(fā)端形式相同的偽隨機(jī)碼比特流相比較，如比較結(jié)果不同即系統(tǒng)有誤碼。Si5040在收端和發(fā)端信道上都有可編程的模式生成器和檢查器。發(fā)端信道通過(guò)配置寄存器(tpSel Register 157)，收端信道通過(guò)配置寄存器(RxtpSel Register 29)，可以生成PRBS7、PRBS31或者64位用戶自定義碼型。模式檢查器還提供了不同步信號(hào)(Loss-of-Sync)檢查。在同步情況下，測(cè)試中發(fā)端的誤碼值結(jié)果存于Si5040中40位的寄存器組(tp-ChkErrCnt registerl76-180)和一個(gè)8位浮點(diǎn)數(shù)的寄存器(tpChkErr register 181)。收端的誤碼值結(jié)果存于40位寄存器組(RxtpChkErrCntRe-gister48-52)或8位浮點(diǎn)數(shù)據(jù)類(lèi)型的寄存器(RxtpChkErr Register 53)。本設(shè)計(jì)僅使用Si5040的發(fā)端信號(hào)的模式生成器和檢查器功能。

　　2.2 硬件設(shè)計(jì)

　　本文硬件設(shè)計(jì)僅列出Si5040和ADμC7020兩部分的原理圖。

　　2.2.1 Si5040

　　Si5040的PINl3和PINl4是參考時(shí)鐘輸入引腳。在此設(shè)計(jì)應(yīng)用中使用Silicon Laboratories公司的SI534四頻晶體振蕩器(XO)，其工作頻率范圍10 MHz～1.4 GHz，RMS抖動(dòng)低于O.3 ps，可提供高線性度的控制電壓及寬范圍的電壓增益選擇，并可以支持PECL、LVDS、CMOS和CML各種電平形式的輸出。

　　Si5040的通信接口支持I2C和類(lèi)SPI模式。通過(guò)SPSEL(PIN9)來(lái)選擇使用接口的類(lèi)型。當(dāng)SPSEL置低電平時(shí)，使用I2C接口類(lèi)型，PIN25(ser-ial data line，SD)and PIN24(serial clock input，SCK)作為I2C總線的SDA和SCL。當(dāng)SPSEL置高電平時(shí)，使用類(lèi)SPI接口類(lèi)型。

　　Si5040在發(fā)端和收端都有可編程的碼型模式生成器和檢查器。發(fā)端信道使用TxtpSel寄存器，可配置成PRBS7、PRBS31或者64位用戶自定義碼型。

　　Interrupt、RX_LOL和Rx_LOS反映Si5040的工作狀態(tài)。由ADμC7020的I/O口來(lái)采樣其電平邏輯，由此反映Si5040的工作狀態(tài)。

　　TD+、TD-、TXDOUT+、TXDOUT-和RD+、RD-、RXDIN+、RXDIN-接入SMA頭，信號(hào)為差分CML信號(hào)。

　　Si5040原理圖如圖2所示。

　　2.2.2 ADμC7020

　　使用JTAG仿真調(diào)試ADμC7020，其引腳為T(mén)MS、TDI、TCK、TD0、TRST。

　　使用ADμC7020的兩個(gè)I2C接口。P1.1和P1.2構(gòu)成I2C總線O，ADμC7020作為I2C從機(jī)。上位機(jī)PC作為I2C主機(jī)。P1.3和P1.4構(gòu)成I2總線1，ADμC7020作為I2C主機(jī)，Si5040作為I2C從機(jī)。

　　P0.6、P0.4和P0.5引腳作為輸入腳測(cè)試Si5040的狀態(tài)RX LOS、RX LOK和Interrupt。

　　P1.4、P1.5、P1.6、P1.7和P4.2引腳控制測(cè)試待測(cè)XFP模塊的各種狀態(tài)。

　　ADC0、ADC1和ADC2測(cè)量誤碼測(cè)試系統(tǒng)中有關(guān)電壓值+5 V、+3.3 V和+1.8 V的各電壓通道上的總電流值。

　　ADC3、ADC4和ADC12測(cè)量誤碼測(cè)試系統(tǒng)中XFP模塊的電壓值+5 V、+3.3 V和+1.8 V。

　　跳線接地時(shí)即P0.0接地，同時(shí)Flash 0x14地址的內(nèi)容為0xFFFFFFFF時(shí)，在兩個(gè)條件同時(shí)滿足時(shí)，在ADμC7020復(fù)位時(shí)可自動(dòng)進(jìn)入Bootlo-ader程序(即在系統(tǒng)中編程ISP)，這樣可以不使用JTAG仿真器，以方便誤碼測(cè)試儀的ADμC7020的Firmware在線升級(jí)換代。

　　ADμC7020部分原理圖如圖3所示。

　　3 FIRMWARE設(shè)計(jì)

　　①當(dāng)ADμC7020作為I2C從機(jī)時(shí)，構(gòu)建一個(gè)I2C訪問(wèn)的寄存器映射表(Memory Map)。共有2個(gè)頁(yè)面，每個(gè)頁(yè)面256個(gè)寄存器。其中頁(yè)面0有待測(cè)XFP模塊和Si5040的狀態(tài)顯示、控制、上電初始化值、儀器接口初始化等寄存器。頁(yè)面1為Si5040的映射寄存器，其將Si5040內(nèi)部全部的184個(gè)寄存器全部映射到本頁(yè)，測(cè)試人員可以通過(guò)該頁(yè)的寄存器對(duì)應(yīng)訪問(wèn)Si5040的相關(guān)寄存器，每個(gè)頁(yè)面的最后一個(gè)寄存器是頁(yè)面選擇寄存器。

　　②收到上位機(jī)命令，解釋上位機(jī)命令并完成測(cè)試或控制待測(cè)模塊和Si5040功能。

　　③設(shè)置Si5040循環(huán)控制定時(shí)器值為100 ms，即每100 ms檢測(cè)待測(cè)模塊的狀態(tài)和Si5040的寄存器值，并映射到構(gòu)建的相關(guān)寄存器中。

　　④設(shè)置ADC采樣TIMER也為100 ms，即每100 ms通過(guò)ADC采樣測(cè)量相應(yīng)的電壓值和電流值。并將值映射到構(gòu)建的相關(guān)寄存器中，供上位機(jī)查詢(xún)。

　　⑤上電初始化Si5040相關(guān)測(cè)試誤碼寄存器。在上電復(fù)位時(shí)，ADμC7020按照其寄存器映射表的初始值配置Si5040。修改初始配置表可以改變Si5040的上電寄存器設(shè)置。在上電初始化完成后，通過(guò)I2C接口修改Tablel的Si5040映射寄存器值，也可以改變Si5040的相關(guān)寄存器的配置。

　　4 上位機(jī)及人機(jī)界面

　　4.1 人機(jī)界面

　　Lab Windows/CVI所設(shè)計(jì)的人機(jī)界面如圖4所示，左部為誤碼率測(cè)試，右部為寄存器狀態(tài)及控制。在測(cè)試前，通過(guò)串口讀光功率計(jì)和衰減器的值，根據(jù)生產(chǎn)和測(cè)試要求配置衰減器衰減量，在完成整個(gè)測(cè)試平臺(tái)的配置并選擇測(cè)試時(shí)的偽隨機(jī)碼列后，按下“開(kāi)始”按鍵，可以開(kāi)始測(cè)試。在Elapsed Time(s)、Error Count和BER三個(gè)顯示框中分別顯示測(cè)試時(shí)間、誤碼個(gè)數(shù)及誤碼率。“信號(hào)發(fā)生器”按鍵為使用Si5040配置TX信道的端口信號(hào)，不讀Si5040的誤碼個(gè)數(shù)，不計(jì)算RFR值。

　　4.2 底層驅(qū)動(dòng)

　　控制上位機(jī)PC的并口，按I2C協(xié)議產(chǎn)生相應(yīng)的I2C讀寫(xiě)時(shí)序。上位機(jī)PC的并口DB25由3個(gè)寄存器組成：數(shù)據(jù)寄存器(Data Register)、狀態(tài)寄存器(Status Register)和控制寄存器(Control Register)，在SPP(Standard Parallel Port)模式，即標(biāo)準(zhǔn)并口模式下，地址為：數(shù)據(jù)寄存器(0x378)、狀態(tài)寄存器(0x379)、控制寄存器(0x37a)。通過(guò)數(shù)據(jù)寄存器的數(shù)據(jù)輸出和狀態(tài)寄存器數(shù)據(jù)的讀入，控制SCL和SDA總線以及讀SCL和SDA的狀態(tài)，可以方便地產(chǎn)生I2C時(shí)序中的START、STOP、ACK、NACK等基本的時(shí)序，通過(guò)這些基本時(shí)序生成了完整的I2C讀寫(xiě)的時(shí)序。

　　5 實(shí)驗(yàn)

　　在碼型中可選擇PRBS7、PRBS31或64位用戶自定義碼型，針對(duì)XFP光模塊一般選擇PRBS31碼型，置信度為95%，短時(shí)間測(cè)量采用30 s，長(zhǎng)時(shí)間測(cè)量采用3000 s。對(duì)比實(shí)驗(yàn)采用Agilent 86100 Infinite DAC和Agilent70843B 12 Gb/s誤碼測(cè)試儀搭建的誤碼測(cè)試系統(tǒng)。結(jié)果顯示，在測(cè)量時(shí)間內(nèi)兩系統(tǒng)測(cè)試的誤碼個(gè)數(shù)相近，而且誤碼率測(cè)試結(jié)果達(dá)到10E-12。

　　結(jié)語(yǔ)

　　本系統(tǒng)充分利用了ADμC7020強(qiáng)大功能及Si5040的誤碼檢測(cè)功能，結(jié)合虛擬儀器特點(diǎn)，構(gòu)造了一種誤碼測(cè)試系統(tǒng)。對(duì)于大多數(shù)光收發(fā)模塊生產(chǎn)廠家，其對(duì)XFP模塊生產(chǎn)及測(cè)試線有一定的量及周期要求，本系統(tǒng)以其體積小、系統(tǒng)搭建簡(jiǎn)便、靈活性強(qiáng)、成本低的特點(diǎn)，可以代替部分國(guó)內(nèi)外高速誤碼測(cè)試儀。與進(jìn)口誤碼測(cè)試儀的對(duì)比測(cè)量，充分證明了這點(diǎn)。另外，本測(cè)試系統(tǒng)可利用ADμC7020的強(qiáng)大Bootloader程序，完成Firmware升級(jí)，實(shí)現(xiàn)在系統(tǒng)編程，同時(shí)整套系統(tǒng)硬件稍加以改進(jìn)就可以應(yīng)用于XFP模塊的靈敏度測(cè)試。