隨著GPS（Global Positioning System）全球定位系統(tǒng)的不斷改進(jìn)，應(yīng)用領(lǐng)域正在不斷地開(kāi)拓，目前已遍及國(guó)民經(jīng)濟(jì)各種部門(mén)，并開(kāi)始逐步深入人們的日常生活。當(dāng)前基于GPS定位產(chǎn)品體積一般較大，且處理核心大多采用單片機(jī)，單板機(jī)等，產(chǎn)品開(kāi)發(fā)周期長(zhǎng)，開(kāi)發(fā)成本高，產(chǎn)品升級(jí)不方便，生命周期短。

　　超大規(guī)模集成電路技術(shù)的發(fā)展，尤其是PLD和FPGA技術(shù)的發(fā)展，使得在一塊可編程芯片上實(shí)現(xiàn)整個(gè)的嵌入式系統(tǒng)成為可能。 SOPC（System on a programmable chip）技術(shù)將CPU，存儲(chǔ)器，I/O接口等系統(tǒng)設(shè)計(jì)所必須的模塊集成在一片F(xiàn)PGA上，具有設(shè)計(jì)靈活，可裁減、可擴(kuò)充、可升級(jí)、軟硬件在系統(tǒng)可編程的功能［1］。

　　本文設(shè)計(jì)了一種基于SOPC技術(shù)的便攜式定位系統(tǒng)，并針對(duì)GPS在城市高樓和地下停車(chē)場(chǎng)等地方容易出現(xiàn)定位盲區(qū)的問(wèn)題，提出采用GPS/數(shù)字指南針組合定位的解決方案。本文首先介紹了系統(tǒng)組成和硬件實(shí)現(xiàn)，再對(duì)軟件開(kāi)發(fā)作了詳細(xì)分析，并給出了源程序，最后對(duì)試驗(yàn)樣機(jī)進(jìn)行了試驗(yàn)，驗(yàn)證了系統(tǒng)的可行性。

　　1 系統(tǒng)基本結(jié)構(gòu)

　　基于NIOSⅡ的便攜式組合定位系統(tǒng)由兩部分組成：接收終端和監(jiān)控中心。接收終端接收GPS/數(shù)字指南針組合定位信號(hào)，并通過(guò)GPRS模塊發(fā)往監(jiān)控中心，監(jiān)控中心將接收到的組合定位信號(hào)進(jìn)行數(shù)據(jù)融合，采用基于模糊模式識(shí)別技術(shù)的地圖匹配法，借助GIS電子地圖庫(kù)中的高精度道路信息作為分類(lèi)模板來(lái)進(jìn)行模式識(shí)別，根據(jù)識(shí)別結(jié)果來(lái)提高GPS接收數(shù)據(jù)的定位精度，實(shí)現(xiàn)數(shù)據(jù)與電子地圖的實(shí)時(shí)匹配，實(shí)時(shí)地顯示接收終端佩戴者所在的位置，授權(quán)用戶(hù)也可以通過(guò) Internet隨時(shí)隨地查看終端佩戴者的位置。一旦發(fā)生緊急情況，終端佩帶者可以觸發(fā)終端上的報(bào)警按鈕，由監(jiān)控中心實(shí)時(shí)進(jìn)行相應(yīng)處理。

　　2 接收終端硬件設(shè)計(jì)

　　系統(tǒng)接收終端硬件由一塊FPGA芯片和GPS模塊，GPRS模塊，數(shù)字指南針模塊，報(bào)警模塊等組成，在FPGA芯片中主要實(shí)現(xiàn)NIOSⅡ軟核處理器，片上存儲(chǔ)器和數(shù)字接口電路的功能。

　　NIOSⅡ是Altera公司推出的32位RISC嵌入式處理器，能和用戶(hù)邏輯相結(jié)合，編程至Altera FPGA中。處理器具有32位指令集，32位數(shù)據(jù)通道和可配置的指令及數(shù)據(jù)緩沖，實(shí)現(xiàn)成本低，在FPGA中實(shí)現(xiàn)成本只要35美分，靈活性大，采用軟核形式，具有完全的可定制特性，設(shè)計(jì)人員可根據(jù)實(shí)際需求在多種系統(tǒng)設(shè)置組合中進(jìn)行選擇，達(dá)到性能、特性和成本最優(yōu)化，具有超過(guò)200DMIP的性能［2］。可以通過(guò)下載硬件配置文件到FPGA來(lái)實(shí)現(xiàn)更新，非常方便。

　　根據(jù)系統(tǒng)的功能要求和NIOS II軟核處理器的高度可配置性，在硬件開(kāi)發(fā)工具SOPC Builde定制的NIOS II軟核處理器系統(tǒng)如圖1所示，在一塊Altera EP1C12Q240C8 FPGA上實(shí)現(xiàn)了NIOSⅡ軟核CPU，OnChip RAM，Timer，UART，Epcs controller等模塊，NIOSⅡ軟核CPU和其它IP模塊之間通過(guò)Avalon片上總線相連，該總線規(guī)定了主部件和從部件之間進(jìn)行連接的端口和通信的時(shí)序。

　　圖1定制的NIOSⅡ處理器系統(tǒng)

　　UART串口通信模塊用于NIOSⅡ處理器和外部的通信，本系統(tǒng)通過(guò)串口采集GPS和數(shù)字指南針的定位信號(hào)，并通過(guò)串口將定位信號(hào)和報(bào)警信號(hào)發(fā)給GPRS模塊發(fā)往監(jiān)控中心。On Chip RAM為系統(tǒng)提高片上存儲(chǔ)單元，CY1C12Q240C8提供了239，616 bits的RAM單元，系統(tǒng)無(wú)需擴(kuò)展外部存儲(chǔ)器。Epcs controller模塊用于系統(tǒng)上電時(shí)，控制硬件配置文件和程序從串行配置芯片下載到FPGA中。Timer定時(shí)器模塊提供系統(tǒng)定時(shí)中斷，報(bào)警模塊由一個(gè)按鈕組成，終端佩帶者遇到緊急情況時(shí)通過(guò)觸發(fā)按鈕向監(jiān)控中心報(bào)警。電源模塊給系統(tǒng)提供系統(tǒng)電源，晶振模塊給系統(tǒng)提供系統(tǒng)時(shí)鐘。

　　3 接收終端軟件實(shí)現(xiàn)

　　接收終端軟件開(kāi)發(fā)在集成開(kāi)發(fā)環(huán)境Nios II IDE中進(jìn)行，主要完成定位數(shù)據(jù)的采集和與監(jiān)控中心的通信。

　　3.1 軟件開(kāi)發(fā)環(huán)境Nios II IDE

　　Nios II IDE是Nios II軟核處理器的主要開(kāi)發(fā)工具，它基于開(kāi)放和可擴(kuò)展的Eclipse平臺(tái)，為軟件開(kāi)發(fā)提供了一個(gè)完整的C/C++設(shè)計(jì)開(kāi)發(fā)環(huán)境，它包括一個(gè)具有工程管理、源代碼開(kāi)發(fā)、基于JTAG調(diào)試功能的圖形用戶(hù)界面（GUI），借助于HAL（Hardware Abstraction Layer，硬件抽象層）可以用類(lèi)似C語(yǔ)言的庫(kù)函數(shù)來(lái)訪問(wèn)硬件設(shè)備或文件［3］，縮短軟件開(kāi)發(fā)周期。

　　3.2 HAL系統(tǒng)庫(kù)

　　HAL（Hardware Abstraction Layer，硬件抽象層）系統(tǒng)庫(kù)可以為嵌入式軟件開(kāi)發(fā)人員訪問(wèn)底層硬件提供簡(jiǎn)單的設(shè)備驅(qū)動(dòng)接口，NIOS II軟核處理器支持HAL，其為用戶(hù)提供了以下支持：與ANSI C集成的標(biāo)準(zhǔn)庫(kù)－提供類(lèi)似C語(yǔ)言的標(biāo)準(zhǔn)庫(kù)函數(shù)；設(shè)備驅(qū)動(dòng)，提供訪問(wèn)系統(tǒng)中的每個(gè)設(shè)備的驅(qū)動(dòng)程序；HAL API，提供標(biāo)準(zhǔn)的接口程序如設(shè)備訪問(wèn)、中斷處理等；系統(tǒng)初始化和設(shè)備初始化，提供main（ ）函數(shù)之前處理器和系統(tǒng)外圍設(shè)備的初始化。基于HAL的系統(tǒng)層次如圖2所示。

　　圖2 基于HAL的系統(tǒng)層次

　　3.3 接收終端軟件開(kāi)發(fā)

　　根據(jù)系統(tǒng)的功能，軟件設(shè)計(jì)流程圖如3所示。

　　圖3 軟件設(shè)計(jì)流程圖