電子發燒友網核心提示：如今，大多數通訊系統均將FPGA作為其產品解決方案，且已有大量FPGA應用到通訊系統之中。為了達到降低系統維護的成本的目的，我們就需要實現FPGA遠程更新重啟系統的功能。本文將以Xilinx VIRTEX-6 FPGA開發板為例，給大家介紹FPGA遠程更新重啟系統的整個配置過程。

　　FPGA加載主要分為2大類，一類是主動模式（master）另一類是從模式（slave）。在主動模式時FPGA會外掛存儲器存儲FPGA bit映像，FPGA 會主動提供時鐘訪問外部存儲器。在從模式時，FPGA作為從設備被掛在控制器CPU上由處理器控制對FPGA編程。上述兩種模式中，因為從模式FPGA由外部CPU控制編程，可以通過遠程更新CPU文件就可以實現對FPGA的版本更新，非常方便。但是當CPU外掛的FPGA較多時會使系統加載時間過長，降低系統啟動速度。這里將利用FPGA 多重啟（multi-boot）功能實現在主動模式下版本更新。

　　 遠程更新流程

　　當系統需要升級時，中心控制系統需要將新的FPGA比特映像文件直接發布到遠程子系統，由遠程 子系統將比特文件更新到非易失存儲器。然后由FPGA內部控制邏輯重新啟動。比特映像文件更新后，下次上電啟動將從新的比特映像文件。如圖 1FPGA遠程更新系統

圖 1 FPGA遠程更新系統

　　多重啟動 FPGA 介紹

　　a）多重啟動介紹

　　VIRTEX6可以支持2套配置文件，第一個版本為安全版本存放在起始位置（spi起始地址為0），第二個版本為最終啟動版本。當FPGA啟動時，加載控制器會從地址0開始讀取加載指令。當讀到WBSTAR和IPROG指令時，控制器就跳轉到WBSTAR指定的地址讀取新的加載指令。在第二個配置文件中不再發IPROG指令，控制其將順序執行以直到配置文件結束。配置順序如圖 2。

圖2 多配置文件加速過程

　　b）多重啟動模塊

　　i） 配置存儲器訪問接口

　　在FPGA配置過程中，FPGA通過指定的配置管腳訪問外部非易失存儲器，當配置結束后，部分管腳被釋放可以用作普通邏輯管腳，但部分FPGA配置管腳是配置專用，在用戶應用中是不可見的，需要例化專用模塊STARTUP_VIRTEX6才能允許用戶邏輯訪問這些專用管腳。

圖3 VIRTEX6訪問外部存儲器邏輯框圖
表1 STARTUP_VIRTEX6管腳定義

　　注意：這里只列出與重啟相關的管腳，其他管腳定義請查閱手冊UG360.PDF