基于SoPC的多路傳輸數(shù)據(jù)總線接口的設(shè)計(jì)需求是在板級(jí)多路傳輸數(shù)據(jù)總線接口模塊的基礎(chǔ)上提出的,通過(guò)對(duì)板級(jí)器件的IP化,將原有板上芯片以IP的形式集成到FPGA中,用單片集成電路實(shí)現(xiàn)原板級(jí)電路的設(shè)計(jì)。根據(jù)板級(jí)多路傳輸數(shù)據(jù)總線接口模塊的系統(tǒng)結(jié)構(gòu),提出了如圖4所示的基于SoPC的嵌入式系統(tǒng)架構(gòu)圖,該嵌入式系統(tǒng)集成了PowerPC405處理器、串行通信總線協(xié)議處理器,具有實(shí)時(shí)時(shí)鐘(RTC) 、看門(mén)狗(WDT) 、計(jì)時(shí)器( TIMER)功能,可實(shí)現(xiàn)GJB289A-97(數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線)中規(guī)定的RT/BC功能,支持實(shí)現(xiàn)ISBC協(xié)議(改進(jìn)的靜態(tài)總線控制協(xié)議) ,通過(guò)方式選擇分別支持LBE總線訪問(wèn)、VME總線訪問(wèn)、PC I總線訪問(wèn)(通過(guò)PLX9054 橋接器) 、PCI-Express總線訪問(wèn)(通過(guò)PEX8311橋接器)四
種主機(jī)接口訪問(wèn)方式。

硬件設(shè)計(jì)過(guò)程中,系統(tǒng)設(shè)計(jì)者在XPS圖形界面下調(diào)用現(xiàn)成的IP庫(kù),搭建SoPC的硬件環(huán)境,通過(guò)硬件平臺(tái)產(chǎn)生器(p latgen)生成硬件文件,其中PowerPC405處理器、雙口存儲(chǔ)器、SRAM、串行通信總線協(xié)議處理單元掛接在PLB總線上;實(shí)時(shí)時(shí)鐘(RTC) 、看門(mén)狗(WDT) 、計(jì)時(shí)器(TIMER) 、外部總線接口( EB I) 、通用輸入輸出接口( GPIO) 、串口控制器(UART)掛接在OPB 總線上;通用中斷控制器(UIC) 、仲裁器和PLB /OPB 橋的寄存器通過(guò)DCR總線訪問(wèn)。硬件架構(gòu)搭建起后通過(guò)硬件仿真模型產(chǎn)生器( SimGen)對(duì)硬件的功能進(jìn)行仿真。

?

2. 3　軟件設(shè)計(jì)

基于SoPC的嵌入式系統(tǒng)軟件設(shè)計(jì)過(guò)程中,軟件設(shè)計(jì)者要明確嵌入式系統(tǒng)的相關(guān)硬件配置,諸如內(nèi)存地址映射關(guān)系,硬件寄存器配置等,這將決定開(kāi)發(fā)出的嵌入式軟件是否具備實(shí)用性。嵌入式軟件的設(shè)計(jì)通常包括CPU啟動(dòng)代碼,系統(tǒng)初始化代碼,硬件自測(cè)試程序,設(shè)備驅(qū)動(dòng)程序,實(shí)時(shí)操作系統(tǒng)及應(yīng)用軟件等,根據(jù)不同的系統(tǒng)需求,軟件包含的內(nèi)容稍有差異。軟件設(shè)計(jì)階段,設(shè)計(jì)者將選擇出編譯和調(diào)試工具并完成編程。

基于SoPC的多路傳輸數(shù)據(jù)總線接口的軟件由初始化程序、自測(cè)試程序、BC /RT控制程序組成?；赟oPC的嵌入式軟件開(kāi)發(fā)是在EDK環(huán)境下采用C語(yǔ)言編程實(shí)現(xiàn)的,通過(guò)軟件平臺(tái)產(chǎn)生器( libgen) 、應(yīng)用軟件編譯工具(GNU Compiler)編譯連接得到可執(zhí)行文件,該文件可與生成的硬件位流文件通過(guò)JTAG接口一起下載到FPGA 運(yùn)行,也可先將位流文件固化到外部PROM中,應(yīng)用軟件的可執(zhí)行文件轉(zhuǎn)換成二進(jìn)制文件固化到外部FLASH中,系統(tǒng)上電后自動(dòng)加載硬件邏輯并將應(yīng)用軟件搬家到SRAM運(yùn)行。各部分軟件完成如下的功能:初始化程序完成CPU初始化及相關(guān)功能單元的初始化;自測(cè)試程序完成系統(tǒng)的上電自測(cè)試和內(nèi)部自檢; BC /RT控制程序完成該嵌入式系統(tǒng)作為BC或RT時(shí)的數(shù)據(jù)傳輸控制。基于SoPC的嵌入式系統(tǒng)硬件設(shè)計(jì)和軟件設(shè)計(jì)可以并行開(kāi)展,利用軟硬件協(xié)同設(shè)計(jì)的思想,可加快整個(gè)嵌入式設(shè)計(jì)的速度。

2. 4　測(cè)試驗(yàn)證

基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)的測(cè)試驗(yàn)證用來(lái)保證系統(tǒng)不存在軟件和硬件上的缺陷。軟件測(cè)試驗(yàn)證旨在通過(guò)執(zhí)行軟件并觀察其行為是否滿足設(shè)計(jì)要求,而硬件測(cè)試驗(yàn)證則包括了確保硬件能夠?qū)ν庠诘募?lì)作出正確的響應(yīng)并能正確的執(zhí)行軟件。

基于SoPC的多路傳輸數(shù)據(jù)總線接口中復(fù)雜的軟硬件結(jié)構(gòu)及其種類(lèi)繁多的IP資源,使得該系統(tǒng)的測(cè)試驗(yàn)證工作也變得復(fù)雜。在測(cè)試驗(yàn)證過(guò)程中,采用多級(jí)測(cè)試驗(yàn)證技術(shù),首先對(duì)各單一模塊進(jìn)行仿真測(cè)試,進(jìn)行軟硬件協(xié)同驗(yàn)證,再通過(guò)集成各個(gè)功能模塊進(jìn)行系統(tǒng)集成驗(yàn)證,最后進(jìn)行板級(jí)驗(yàn)證。在進(jìn)行系統(tǒng)各模塊功能驗(yàn)證時(shí),軟件可以作為硬件測(cè)試的信號(hào)源,針對(duì)各個(gè)模塊都編寫(xiě)相應(yīng)的C語(yǔ)言測(cè)試向量,進(jìn)行功能覆蓋率測(cè)試。在單一功能模塊驗(yàn)證測(cè)試的基礎(chǔ)上,將各模塊集成為一個(gè)完整的系統(tǒng),對(duì)整個(gè)系統(tǒng)進(jìn)行集成測(cè)試。進(jìn)行板級(jí)驗(yàn)證時(shí),可以運(yùn)行更為完整、更接近實(shí)際應(yīng)用的C程序測(cè)試向量,使得測(cè)試更全面、更可靠。圖5所示為板級(jí)驗(yàn)證平臺(tái)示意圖。

3　結(jié)束語(yǔ)

本文通過(guò)對(duì)Xilinx公司Virtex-4 FX系列FPGA的介紹,分析了其內(nèi)嵌的PowerPC405處理器的體系結(jié)構(gòu)及CoreConnect總線的特點(diǎn),通過(guò)基于SoPC的多路傳輸數(shù)據(jù)總線接口的硬、軟件設(shè)計(jì)技術(shù)和驗(yàn)證技術(shù)的介紹,更好地闡述了基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)方法。在基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)中,通過(guò)單片F(xiàn)PGA實(shí)現(xiàn)多片專(zhuān)用芯片的功能,減少器件數(shù)目,縮小系統(tǒng)面積,增加系統(tǒng)可靠性,達(dá)到了對(duì)板級(jí)多路傳輸數(shù)據(jù)總線接口模塊小型化、集成化的目的。基于SoPC的嵌入式系統(tǒng)設(shè)計(jì)以其數(shù)據(jù)處理速度快、集成度高、開(kāi)發(fā)周期短、應(yīng)用靈活方便等特點(diǎn),相信在航空航天領(lǐng)域?qū)?huì)得到廣泛的應(yīng)用。